双向可控硅静电放电保护结构及SOI结构的制作方法

本发明涉及抗辐照技术领域，尤其涉及双向可控硅静电放电保护结构及soi结构。

背景技术：

静电放电(esd，electronstaticdischarge)是当一个集成电路的管脚浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步，mos管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的esd防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。

esd现象的模型主要有四种：人体放电模型(hbm)、机械放电模型(mm)、器件充电模型(cdm)以及电场感应模型(fim)。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。其中，可控硅器件(scr，siliconcontrolledrectifier)是最具有效率的esd保护器件之一，由于其维持电压很低，所以能够承受很高的esd电流，因此，scr天然具有高的esd鲁棒性。相较其他esd保护器件，scr器件的单位面积esd保护能力最强。

一般的scr器件为单方向esd保护器件，而为了提供双方向的esd保护器件，现有技术由寄生二极管或者并联一个二极管来实现另外一个方向的esd保护。然而，采用额外的二极管来进行另外一个方向的esd保护，不仅会增大版图面积，而且，在一些输入端口需要承受负电压的电路中，采用二极管进行反方向保护时，容易产生漏电。

技术实现要素：

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的双向可控硅静电放电保护结构及soi结构。

本发明提供一种双向可控硅静电放电保护结构，包括p衬底、深n型掺杂区、第一p型掺杂区、第二p型掺杂区、n型掺杂区、第三p型掺杂区、第四p型掺杂区、第一p型重掺杂区、第一n型重掺杂区、第二p型重掺杂区、第三p型重掺杂区、第二n型重掺杂区、第四p型重掺杂区、第一引出电极、第二引出电极、场氧化层和栅氧化层；

所述深n型掺杂区设置在所述p衬底内；

在所述深n型掺杂区内从左到右依次设置有所述第一p型掺杂区、所述第二p型掺杂区、所述n型掺杂区、所述第三p型掺杂区和所述第四p型掺杂区；

在所述第一p型掺杂区内从左到右依次设置有所述第一p型重掺杂区、所述第一n型重掺杂区和所述第二p型重掺杂区，所述第二p型重掺杂区位于所述第一p型掺杂区和所述深n型掺杂区的交界处；

在所述第四p型掺杂区内从左到右依次设置有所述第三p型重掺杂区、所述第二n型重掺杂区和所述第四p型重掺杂区，所述第三p型重掺杂区位于所述第四p型掺杂区和所述深n型掺杂区的交界处；

所述第二p型掺杂区和所述第三p型掺杂区的上方均设置有一所述场氧化层；

在所述深n型掺杂区的上方且位于两个所述场氧化层之间设置有所述栅氧化层；

所述第一引出电极的一端分别与所述第一p型重掺杂区和所述第一n型重掺杂区连接，所述第二引出电极的一端分别与所述第二n型重掺杂区和所述第四p型重掺杂区连接；

其中，由所述第一p型重掺杂区、所述第一p型掺杂区、所述深n型掺杂区、所述第四p型掺杂区和所述第二n型重掺杂区形成正向电流，由所述第四p型重掺杂区、所述第四p型掺杂区、所述深n型掺杂区、所述第一p型掺杂区和所述第一n型重掺杂区形成反向电流，从而形成双向esd。

优选的，所述栅氧化层的长度为0.18-5um。

优选的，所述场氧化层的长度为2-10um。

优选的，所述n型掺杂区的离子浓度为1e15-1e18。

优选的，所述第一p型重掺杂区、所述第二p型重掺杂区、所述第三p型重掺杂区、所述第四p型重掺杂区、所述第一n型重掺杂区和所述第二n型重掺杂区的离子浓度为1e19-1e20。

优选的，所述p衬底的厚度为300-500um。

基于同一发明构思，本发明提供一种soi结构，包括氧化埋层、硅衬底、隔离区和如前述的双向可控硅静电放电保护结构；

所述氧化埋层设置在所述硅衬底上；

所述双向可控硅静电放电保护结构设置在所述氧化埋层上；

所述隔离区设置在所述氧化埋层上且位于所述双向可控硅静电放电保护结构的两侧；

优选的，所述氧化埋层的厚度为1-3um。

优选的，所述隔离区为深槽隔离区。

优选的，所述隔离区的厚度为1-3um。

根据本发明的双向可控硅静电放电保护结构及soi结构，包括p衬底、深n型掺杂区、第一p型掺杂区、第二p型掺杂区、n型掺杂区、第三p型掺杂区、第四p型掺杂区、第一p型重掺杂区、第一n型重掺杂区、第二p型重掺杂区、第三p型重掺杂区、第二n型重掺杂区、第四p型重掺杂区、第一引出电极、第二引出电极、场氧化层和栅氧化层，深n型掺杂区设置在p衬底内，在深n型掺杂区内从左到右依次设置有第一p型掺杂区、第二p型掺杂区、n型掺杂区、第三p型掺杂区和第四p型掺杂区，在第一p型掺杂区内从左到右依次设置有第一p型重掺杂区、第一n型重掺杂区和第二p型重掺杂区，第二p型重掺杂区位于第一p型掺杂区和深n型掺杂区的交界处，在第四p型掺杂区内从左到右依次设置有第三p型重掺杂区、第二n型重掺杂区和第四p型重掺杂区，第三p型重掺杂区位于第四p型掺杂区和深n型掺杂区的交界处，第二p型掺杂区和第三p型掺杂区的上方均设置有一场氧化层，在深n型掺杂区的上方且位于两个场氧化层之间设置有栅氧化层，第一引出电极的一端分别与第一p型重掺杂区和第一n型重掺杂区连接，第二引出电极的一端分别与第二n型重掺杂区和第四p型重掺杂区连接，其中，由第一p型重掺杂区、第一p型掺杂区、深n型掺杂区、第四p型掺杂区和第二n型重掺杂区形成正向电流，由第四p型重掺杂区、第四p型掺杂区、深n型掺杂区、第一p型掺杂区和第一n型重掺杂区形成反向电流，从而形成双向esd，避免了反向保护时出现的漏电的情况。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：

图1示出了本发明实施例中双向可控硅静电放电保护结构的结构图；

图2示出了本发明实施例中soi结构的结构图。

其中，1为深n型掺杂区，2为第一p型掺杂区，3为第二p型掺杂区，4为n型掺杂区，5为第三p型掺杂区，6为第四p型掺杂区，7为第一p型重掺杂区，8为第一n型重掺杂区，9为第二p型重掺杂区，10为第三p型重掺杂区，11为第二n型重掺杂区，12为第四p型重掺杂区，t1为第一引出电极，t2为第二引出电极，p-sub为p衬底，box为氧化埋层，si为硅衬底，tr为隔离区，fox为场氧化层，gox为栅氧化层。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本发明实施例提供一种双向可控硅静电放电保护结构，如图1所示，包括p衬底(p-sub)、深n型掺杂区1(dnw)、第一p型掺杂区2、第二p型掺杂区3、n型掺杂区4(nx)、第三p型掺杂区5、第四p型掺杂区6、第一p型重掺杂区7、第一n型重掺杂区8、第二p型重掺杂区9、第三p型重掺杂区10、第二n型重掺杂区11、第四p型重掺杂区12、第一引出电极(t1)、第二引出电极(t2)、场氧化层(fox)和栅氧化层(gox)。

其中，深n型掺杂区1设置在p衬底内。在深n型掺杂区1内从左到右依次设置有第一p型掺杂区2、第二p型掺杂区3、n型掺杂区4、第三p型掺杂区5和第四p型掺杂区6。在第一p型掺杂区2内从左到右依次设置有第一p型重掺杂区7、第一n型重掺杂区8和第二p型重掺杂区9，第二p型重掺杂区9位于第一p型掺杂区2和深n型掺杂区1的交界处。在第四p型掺杂区6内从左到右依次设置有第三p型重掺杂区10、第二n型重掺杂区11和第四p型重掺杂区12，第三p型重掺杂区10位于第四p型掺杂区6和深n型掺杂区1的交界处。第二p型掺杂区3和第三p型掺杂区5的上方均设置有一场氧化层。在深n型掺杂区1的上方且位于两个场氧化层之间设置有栅氧化层。第一引出电极的一端分别与第一p型重掺杂区7和第一n型重掺杂区8连接，第二引出电极的一端分别与第二n型重掺杂区11和第四p型重掺杂区12连接。

在本发明实施例中，从第一引出电极到第二引出电极的scr路径为scr1，scr1的路径为第一p型重掺杂区7-第一p型掺杂区2-深n型掺杂区1-第四p型掺杂区6-第二n型重掺杂区11，scr1构成正向esd电流。从第二引出电极到第一引出电极的scr路径为scr2，scr2的路径为第四p型重掺杂区12-第四p型掺杂区6-深n型掺杂区1-第一p型掺杂区2-第一n型重掺杂区8，scr2构成反向esd电流泄放路径。从而，通过scr1和scr2形成了基于scr的双向esd，避免了反向保护时出现的漏电的情况。

在本发明实施例中，通过调节第二p型掺杂区3和第三p型掺杂区5以及对应场氧化层的宽度可以实现对双向可控硅静电放电保护结构的维持电压的控制，其中，p型掺杂区和场氧化层的宽度一致，宽度越大，维持电压越大，宽度越小，维持电压越小。场氧化层的长度为2-10um。

在本发明实施例中，通过调节栅氧化层的长度可以实现对触发电压的控制，栅氧化层的长度越长，触发电压越大，栅氧化层的长度越短，触发电压越小。栅氧化层的长度为0.18-5um。

在本发明实施例中，通过调节n型掺杂区4的宽度可以实现对可控硅静电放电保护结构的维持电压的控制，n型掺杂区4的宽度越大，维持电压越大，反之维持电压越小。其中，n型掺杂区4的离子浓度为1e15-1e18。

在本发明实施例中，p衬底的厚度范围为300-500um。

在本发明实施例中，第一p型重掺杂区7、第一n型重掺杂区8、第二p型重掺杂区9、第三p型重掺杂区10、第二n型重掺杂区11和第四p型重掺杂区12的离子浓度范围为1e19-1e20。

需要说明的是，第一p型重掺杂区7、第一n型重掺杂区8、第二p型重掺杂区9、第三p型重掺杂区10、第二n型重掺杂区11和第四p型重掺杂区12布局固定，保证scr1和scr2通路长度一致，一致的通道长度保证了scr1和scr2特性一样，有相同的触发电压和维持电压。t1在左边、t2在右边，采用对称性的结构设计，使esd电流泄放更均匀。

基于同一发明构思，本发明实施例还提供一种soi结构，如图2所示，包括氧化埋层(box)、硅衬底(si)、隔离区(tr)和如前述实施例所述的双向可控硅静电放电保护结构。其中，氧化埋层设置在硅衬底上，双向可控硅静电放电保护结构设置在氧化埋层上，隔离区设置在氧化埋层上且位于双向可控硅静电放电保护结构的两侧。

其中，氧化埋层的厚度为1-3um，隔离区为深槽隔离区，深槽隔离区的厚度为1-3um。

需要说明的是，当普通单向scr器件用于soi功率集成电路保护时，在正向esd应力下的电压电流特性呈类似“s”型的回滞曲线；在反向esd应力下的iv特性则可等效为二极管的反向击穿曲线，反向时二极管工作在高电压、大电流区域，很容易烧坏。对于soi功率集成电路，采用双向scresd保护器件，可以避免反向保护能力较弱的缺点，提升scr器件反向esd保护能力。

总之，根据本发明的双向可控硅静电放电保护结构及soi结构，包括p衬底、深n型掺杂区、第一p型掺杂区、第二p型掺杂区、n型掺杂区、第三p型掺杂区、第四p型掺杂区、第一p型重掺杂区、第一n型重掺杂区、第二p型重掺杂区、第三p型重掺杂区、第二n型重掺杂区、第四p型重掺杂区、第一引出电极、第二引出电极、场氧化层和栅氧化层，深n型掺杂区设置在p衬底内，在深n型掺杂区内从左到右依次设置有第一p型掺杂区、第二p型掺杂区、n型掺杂区、第三p型掺杂区和第四p型掺杂区，在第一p型掺杂区内从左到右依次设置有第一p型重掺杂区、第一n型重掺杂区和第二p型重掺杂区，第二p型重掺杂区位于第一p型掺杂区和深n型掺杂区的交界处，在第四p型掺杂区内从左到右依次设置有第三p型重掺杂区、第二n型重掺杂区和第四p型重掺杂区，第三p型重掺杂区位于第四p型掺杂区和深n型掺杂区的交界处，第二p型掺杂区和第三p型掺杂区的上方均设置有一场氧化层，在深n型掺杂区的上方且位于两个场氧化层之间设置有栅氧化层，第一引出电极的一端分别与第一p型重掺杂区和第一n型重掺杂区连接，第二引出电极的一端分别与第二n型重掺杂区和第四p型重掺杂区连接，其中，由第一p型重掺杂区、第一p型掺杂区、深n型掺杂区、第四p型掺杂区和第二n型重掺杂区形成正向电流，由第四p型重掺杂区、第四p型掺杂区、深n型掺杂区、第一p型掺杂区和第一n型重掺杂区形成反向电流，从而形成双向esd，避免了反向保护时出现的漏电的情况。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。