相变化记忆体及其制造方法与流程

本揭示内容是关于一种相变化记忆体及制造相变化记忆体的方法。

背景技术：

电子产品(例如手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。习知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态，以用于表示储存数据的不同数值。

相变化记忆体在操作时，可施加电流使得记忆体元件的温度提升以改变材料的相态。习知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，此将增加表面孔洞的缺陷，且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速)，相对所需的电流量也较大。此外，传统的技术在制造小接触面积的加热器的制程需精确的对准机制，此导致制程繁复与难以控制，相对提升相变化记忆体的制造成本。因此，业界亟需一种新颖且有效率的制程以制备相变化记忆体。

技术实现要素：

本揭示内容的一态样是提供一种相变化记忆体，包括下电极、环形加热器、环形相变化层、以及上电极。环形加热器设置于下电极上。环形相变化层设置于环形加热器上，且环形相变化层与环形加热器在下电极的法线方向上错位。上电极设置于环形相变化层上。

在本揭示内容的一实施方式中，下电极与环形加热器一体成型。

在本揭示内容的一实施方式中，相变化记忆体进一步包括一平坦层，其中环形加热器具有一中空部分，平坦层填充于中空部分中，且平坦层的上表面与环形加热器的上表面共平面。

在本揭示内容的一实施方式中，平坦层的电阻值高于环形加热器的电阻值。

在本揭示内容的一实施方式中，相变化记忆体进一步包括环形间隙壁，环形间隙壁围绕环形加热器的外侧周围，且环形间隙壁的上表面与环形加热器的上表面共平面。

在本揭示内容的一实施方式中，相变化记忆体，进一步包括阻障层，阻障层包覆下电极的底部以及环形加热器的外侧表面周围，且阻障层的上表面与环形加热器的上表面共平面。

在本揭示内容的一实施方式中，阻障层的电阻值高于环形加热器的电阻值。

在本揭示内容的一实施方式中，相变化记忆体进一步包括一填充层，其中环形相变化层具有一中空部分，填充层填充于中空部分中，且填充层的上表面与环形相变化层的上表面共平面。

在本揭示内容的一实施方式中，填充层的材料为电阻值高于环形相变化层的合金材料。

本揭示内容的另一态样是提供一种制造相变化记忆体的方法，包括：(i)提供一前驱结构，前驱结构包含具有一第一开口的一第一介电层；(ii)形成一下电极及一环形加热器于第一开口中，其中环形加热器设置于下电极上；(iii)形成一环形相变化层于环形加热器上，其中环形相变化层与环形加热器在下电极的一法线方向上错位；以及(iv)形成一上电极于环形相变化层上。

在本揭示内容的一实施方式中，形成下电极及环形加热器的操作包含：形成一导电材料于第一介电层上，以及第一开口的侧壁及下表面上；以及执行一化学机械研磨制程，以移除第一介电层上的导电材料及第一介电层的上部，从而形成下电极及环形加热器。

在本揭示内容的一实施方式中，在形成下电极及环形加热器的操作之前，还包含：形成一环形间隙壁于第一开口的侧壁上。

在本揭示内容的一实施方式中，在形成下电极及环形加热器的操作之前，还包含：形成一阻障层在第一开口的底部与侧壁上。

在本揭示内容的一实施方式中，下电极与环形加热器一体成型。

在本揭示内容的一实施方式中，在形成环形相变化层的操作之前，还包含：形成一平坦层于第一开口的一剩余部分中。

在本揭示内容的一实施方式中，形成环形相变化层的操作包含：形成一第二介电层于环形加热器之上，其中第二介电层具有一第二开口；以及形成环形相变化层于第二开口中。

在本揭示内容的一实施方式中，形成环形相变化层于第二开口中的操作包含：形成一相变化层材料于第二介电层上，以及第二开口的侧壁及下表面上；以及执行一蚀刻制程，以移除第二介电层上的相变化层材料，以及第二开口的下表面上的相变化层材料，从而形成环形相变化层。

在本揭示内容的一实施方式中，在形成上电极的操作之前，还包含：形成一介电层于第二开口的一剩余部分中。

由上述实施方式可知，本发明提供一种相变化记忆体。在此相变化记忆体的制造制程中，可不用精确地对准环形加热器与环形相变化层，而只需使两者错位即可大幅减少两者的接触面积。亦即，本发明简化了相变化记忆体的制造制程，且降低制造成本及提升制造良率。此外，本发明的相变化记忆体的加热器与相变化层间的接触面积极小，使相变化记忆体具有极低的重置电流，而有效解决先前技术所述的问题。

以下将以实施方式对上述的说明作详细的描述，并对本揭示内容的技术方案提供更进一步的解释。

附图说明

当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。

图1a绘示根据本揭示内容的一些实施方式的相变化记忆体的俯视示意图；

图1b及图1c分别绘示沿着图1a的线x-x及线y-y截取的相变化记忆体的剖面示意图；

图2绘示图1a～图1c的相变化记忆体中部分结构的立体示意图；

图3a绘示根据本揭示内容的其他实施方式的相变化记忆体的俯视示意图；

图3b及图3c分别绘示沿着图3a的线x-x及线y-y截取的相变化记忆体的剖面示意图；

图4绘示图3a～图3c的相变化记忆体中部分结构的立体示意图；

图5a绘示根据本揭示内容的其他实施方式的相变化记忆体的俯视示意图；

图5b及图5c分别绘示沿着图5a的线x-x及线y-y截取的相变化记忆体的剖面示意图；

图6绘示图5a～图5c的相变化记忆体中部分结构的立体示意图；

图7a～图23a绘示根据本揭示内容的一些实施方式的相变化记忆体的制造方法的各个阶段的俯视示意图；

图7b～图23b分别绘示沿着图7a～图26a的线x-x截取的中间结构的剖面示意图；

图24a～图26a绘示根据本揭示内容的其他实施方式的相变化记忆体的制造方法的各个阶段的俯视示意图；

图24b～图26b分别绘示沿着图24a～图26a的线x-x截取的中间结构的剖面示意图；

图27a～图28a绘示根据本揭示内容的其他实施方式的相变化记忆体的制造方法的各个阶段的俯视示意图；

图27b～图28b分别绘示沿着图27a～图28a的线x-x截取的中间结构的剖面示意图。

具体实施方式

以下揭示内容提供许多不同实施例或实例以用于实现所提供标的物的不同的特征。下文描述组件及排列的特定实例以简化本揭露。当然，这些仅仅为实例，并不旨在限制本揭露。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。

另外，空间相对用语，诸如“下方”、“以下”、“下部”、“上方”、“上部”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。装置可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。

图1a绘示根据本揭示内容的一些实施方式的相变化记忆体100a的俯视示意图。图1b及图1c分别绘示沿着图1a的线x-x及线y-y截取的相变化记忆体100a的剖面示意图。如图1a～图1c所示，相变化记忆体100a包括主动元件180、下电极110、环形加热器120、环形相变化层130、以及上电极140。主动元件180设置于基板190上，且在本实施方式中，主动元件180为晶体管(transistor)，其包含源极182、漏极186与栅极184。

相变化记忆体100a更具有一介电层210位于基板190上，并覆盖主动元件180。此外，介电层210中更具有多个导电接触215、217。导电接触215、217分别位于漏极186及源极182上方并与之接触，以连接至基板190中的主动元件180。下电极110则位于导电接触215上以透过导电接触215耦接至主动元件180，上述的漏极186及源极182是对称，其以主动元件180的电压大小而定，漏极186及源极182的名称可因电压大小而互换。

请同时参阅图2，图2绘示图1a～图1c的相变化记忆体100a中部分结构的立体示意图。如图2所示，环形加热器120设置于下电极110上，并具有一厚度120t。厚度120t为环形加热器120的外圆半径与内圆半径之差。应理解，环形加热器120的厚度120t将决定其与环形相变化层130之间的接触面积，因此厚度120t越小越好。在本发明的部分实施方式中，环形加热器120的厚度120t介于5至30纳米之间。在本发明的部分实施方式中，环形加热器120包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。

在一些实施方式中，下电极110与环形加热器120一体成型。具体而言，介电层210具有开口210a(如图1b所示)，且下电极110与环形加热器120是通过填充导电材料于该开口210a的侧壁及底部上所形成。在本发明的部分实施方式中，下电极110包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。

环形相变化层130设置于环形加热器120上，并接触环形加热器120。环形相变化层130具有一厚度130t。厚度130t为环形相变化层130的外圆半径与内圆半径之差。应理解，环形相变化层130的厚度130t将决定其与环形加热器120之间的接触面积，因此厚度130t越小越好。在本发明的部分实施方式中，环形相变化层130的厚度130t介于5至30纳米之间。在本发明的部分实施方式中，环形相变化层130包含锗锑碲(ge2sb2te5、ge3sb6te5,gst)、氮掺杂锗锑碲(nitrogen-dopedge2sb2te5)、碲化锑(sb2te)、锗化锑(gesb)、铟掺杂碲化锑(in-dopedsb2te)或其组合。

如图2所示，环形相变化层130与环形加热器120在下电极110的法线方向d1上错位。因此，环形相变化层130与环形加热器120具有两个接触区s1、s2。如前所述，目前现有的相变化记忆体的制造制程中，加热器与相变化层之间需精确的对准机制，导致制程繁杂、高成本、以及低良率。然而，相较于上述先前技术所遇到的困难，在此揭露的相变化记忆体100a具有制程简单、低成本、以及高加热效率的优势。具体而言，由于环形相变化层130与环形加热器120错位，而只会在交会处接触，从而大幅减少了接触区s1、s2的面积，其中接触区s1、s2的面积大小与厚度120t及厚度130t的大小成正相关。藉此，不须使用繁复的对准或蚀刻机制即能有效缩减环形相变化层130与环形加热器120之间的接触面积，而提升加热效率。

上电极140设置于环形相变化层130上，并接触环形相变化层130。在本发明的部分实施方式中，上电极140包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。

在本发明的部分实施方式中，相变化记忆体100中更具有平坦层150及填充层160。如图2所示，环形加热器120具有一中空部分120a，且平坦层150填充于中空部分120a中。具体地，环形加热器120的上表面与平坦层150的上表面共平面。在本发明的部分实施方式中，平坦层150包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。但应注意的是，平坦层150的导电性应低于环形加热器120的导电性。

类似地，环形相变化层130具有一中空部分130a，且填充层160填充于中空部分130a中。详细而言，环形相变化层130的上表面与介电层160的上表面共平面，且上电极140覆盖环形相变化层130及填充层160。在本发明的部分实施方式中，填充层160包含氧化物、氮化物、氮氧化物或其组合，例如氧化硅、氮化硅、氮氧化硅或其组合。

如图1b及图2所示，当主动元件180提供电流至下电极110时，电流会依序经过下电极110、环形加热器120，并自接触区s1、s2进入环形相变化层130，最后到达上电极140。通过欧姆加热(ohmicheating)将环形相变化层130加热，并利用冷却速度的快慢使其于结晶相与非结晶相间转换，而能储存数据的不同数值。

在本发明的部分实施方式中，相变化记忆体100a还包含一介电层220及导电接触219。详言之，介电层220覆盖介电层210，并具有开口220a及开口220b。开口220b暴露出导电接触217，而开口220a暴露出一部分的环形加热器120及平坦层150。更详细而言之，开口220a与开口210a在方向d1上错位，且环形相变化层130设置于开口220a的侧壁上，并与环形加热器120接触而电性连接。而导电接触219填充于开口220b中，以电性连接至导电接触217。

在本发明的部分实施方式中，介电层220可为单层或多层结构。在一些实施方式中，介电层220包含氧化物、氮化物、氮氧化物或其组合，例如氧化硅、氮化硅、氮氧化硅或其组合。例如，在一实施例中，介电层220包含上层222及下层224，其中下层224为氮化物，上层222为氧化物，但不以此为限。

在本发明的部分实施方式中，相变化记忆体100a还包含一介电层230及多个金属连接线231、233。详言之，介电层230设置于介电层220上，且金属连接线231、233分别嵌置于介电层230中，并分别电性连接至上电极140及导电接触219。

在本发明的部分实施方式中，介电层230可为单层或多层结构。在一些实施方式中，介电层230包含氧化物、氮化物、氮氧化物、氮掺杂碳化物或其组合，例如氧化硅、氮化硅、氮氧化硅、氮掺杂碳化硅或其组合。例如，在一实施例中，介电层230包含上层232及下层234，其中下层234为氮掺杂碳化物，上层232为氧化物，但不以此为限。

在本发明的部分实施方式中，上述的导电接触215、217、219及/或金属连接线231、233包含金属、金属化合物或其组合。例如，钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。

在本发明的部分实施方式中，相变化记忆体100a还包含阻挡层235。阻挡层235设置于上电极140与金属连接线231之间，以及导电接触219与金属连接线233之间。应理解的是，阻挡层235是用以防止金属连接线231、233的金属离子扩散或渗入其下各层(即上电极140或导电接触219)中而造成污染。在一些实施方式中，阻挡层235包含钛、钽、氮化钛、氮化钽、碳化钽、氮化钽硅、其他合适的材料或其组合。

图3a绘示根据本揭示内容的其他实施方式的相变化记忆体100b的俯视示意图。图3b及图3c分别绘示沿着图3a的线x-x及线y-y截取的相变化记忆体100b的剖面示意图。须说明的是，在图3a～图3c中，与图1a～图1c相同或相似的元件被给予相同的符号，并省略相关说明。图3a～图3c的相变化记忆体100b与图1a～图1c的相变化记忆体100a相似，差异在于，相变化记忆体100b进一步包括环形间隙壁170。

请同时参阅图4，图4绘示图3a～图3c的相变化记忆体100b中部分结构的立体示意图。如图4所示，环形间隙壁170围绕环形加热器120及下电极110。具体地，环形间隙壁170设置于介电层210的开口210a的侧壁与环形加热器120之间(如图3b及图3c所示)。

如前所述，若加热器与相变化层间的接触面积越小，则可增加电流密度，从而使相变化层中相态间的转换速度增加，并减少功率消耗。在相变化记忆体100b中，环形间隙壁170被配置以减少环形加热器120与环形相变化层130之间的接触面积。详细而言，环形间隙壁170先形成于开口210a的侧壁上，使得后续形成的环形加热器120具有减小的厚度120t"(如图4所示)。由于环形相变化层130与环形加热器120的接触区s1、s2的面积大小与厚度120t"的大小成正相关，因此减小环形加热器120的厚度120t"，亦减少了接触区s1、s2的面积。据此，提升了相变化记忆体100b的加热效率。在一些实施例中，环形间隙壁170的厚度170t介于3至20纳米之间。

图5a绘示根据本揭示内容的其他实施方式的相变化记忆体100c的俯视示意图。图5b及图5c分别绘示沿着图5a的线x-x及线y-y截取的相变化记忆体100c的剖面示意图。须说明的是，在图5a～图5c中，与图1a～图1c相同或相似的元件被给予相同的符号，并省略相关说明。图5a～图5c的相变化记忆体100c与图1a～图1c的相变化记忆体100a相似，差异在于，相变化记忆体100b进一步包括阻障层172。

请同时参阅图6，图6绘示图5a～图5c的相变化记忆体100c中部分结构的立体示意图。如图6所示，阻障层172包覆下电极110的底部以及环形加热器120的外侧表面周围。具体地，阻障层172设置于介电层210的开口210a的侧壁及底表面与环形加热器120及下电极110之间(如图5b及图5c所示)。应注意的是，阻障层172的电阻值应高于环形加热器120的电阻值。

在相变化记忆体100c中，阻障层172被配置以减少环形加热器120与环形相变化层130之间的接触面积。详细而言，阻障层172先形成于开口210a的侧壁及底表面上，使得后续形成的环形加热器120具有减小的厚度120t"(如图6所示)。因此，减小环形加热器120的厚度120t"，亦减少了接触区s1、s2的面积。据此，提升了相变化记忆体100c的加热效率。在一些实施例中，阻障层172的厚度172t介于3至20纳米之间。

此外，阻障层172被配置以防止相变化记忆体100c在运作时，环形加热器120周边的介电层(如介电层210)的氧原子或其他杂质扩散进入环形加热器120中，从而改变了其电阻特性。

本揭示内容亦提供一种相变化记忆体100a(如图1a～图1c所示)的制造方法。图7a～图23a绘示根据本揭示内容的一些实施方式的相变化记忆体100a的制造方法的各个阶段的俯视示意图。图7b～图23b分别绘示沿着图7a～图26a的线x-x截取的中间结构的剖面示意图。

请先参照图7a及图7b。首先，提供基板190，并形成主动元件180于基板190上方。主动元件180包含源极182、漏极186与栅极184。形成上述主动元件180的方式包含习知的半导体制程技术，不在此赘述。

形成主动元件180之后，如图7a及图7b所示，形成介电层210b覆盖主动元件180及基板190。介电层210b具有复数个穿孔暴露出主动元件180的源极182及漏极186。在本发明的部分实施方式中，利用化学气相沉积或其他合适的薄膜沉积技术来形成介电层210b，并利用微影与蚀刻制程、雷射钻孔制程或其他合适的制程形成贯穿介电层210b的穿孔。

形成穿孔之后，如图7a及图7b所示，形成导电接触215a、217a于穿孔内，以耦接主动元件180。在本发明的部分实施方式中，形成上述导电接触215a、217a的方式包含化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的制程。

在图8a及图8b中，形成光阻层302覆盖一部分的介电层210b及导电接触217a。形成光阻层302的方式例如是将光阻层材料旋转涂布至介电层210b上，接着利用曝光方式将光罩(未绘示)的图案转移至光阻层材料，以形成光阻层302。接着，使用干蚀刻或湿蚀刻制程来移除部分的介电层210b，以及部分的导电接触215a(如图7b所示)，以形成具有开口210a的介电层210c，以及导电接触215。从而，形成了前驱结构10。

接下来，在图9a及图9b中，移除光阻层302。接着，共形地形成导电材料115于介电层210c和导电接触217a上，以及开口210a的侧壁及下表面上。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合等的导电材料115，以使形成的导电材料115具有良好的阶梯覆盖性，而能均匀的覆盖开口210a的侧壁。

随后，形成平坦层材料152覆盖导电材料115，并填充开口210a的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合于导电材料115上及开口210a的剩余部分中。

接下来，如图10a及图10b所示，利用化学机械研磨(chemicalmechanicalpolishing，cmp)制程，移除平坦层材料152、导电材料115、导电接触217a、以及介电层210c的上部，以形成下电极110、环形加热器120、导电接触217、以及平坦层150。在化学机械研磨制程之后，所形成的介电层210的上表面、导电接触217的上表面、环形加热器120的上表面、以及平坦层150的上表面共平面。

在图11a及图11b中，形成蚀刻停止层304覆盖介电层210、环形加热器120、导电接触217、以及平坦层150。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如氮化硅等氮化物于介电层210、环形加热器120、导电接触217、以及平坦层150上。接下来，形成介电层222a于蚀刻停止层304上。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如氧化硅等氧化物覆盖蚀刻停止层304。

之后如图12a及图12b所示，执行干蚀刻或湿蚀刻制程来移除部分介电层222a，以暴露出一部分的蚀刻停止层304。随后，执行另一干蚀刻或湿蚀刻制程来移除蚀刻停止层304的暴露部分，从而形成开口220a(如图12b所示)，其中开口220a暴露出一部分的环形加热器120及平坦层150。例如，当介电层222a为氧化物(如氧化硅)，且蚀刻停止层304为氮化物(如氮化硅)时，可选用对介电层222a(如氧化硅)具有高蚀刻选择性的蚀刻液进行蚀刻制程，以在移除部分介电层222a而形成介电层222b时，蚀刻停止层304保持不变。并在随后另一蚀刻制程时，选用对蚀刻停止层304(如氮化硅)具有高蚀刻选择性的蚀刻液，以在移除蚀刻停止层304的暴露部分时，介电层222b保持不变。

应注意的是，在本揭示内容的一些实施方式中，在执行蚀刻制程以移除部分介电层222a及蚀刻停止层304(如图11a及图11b所示)的操作中，所形成的开口220a可不用精确地对准环形加热器120。具体而言，开口220a可与环形加热器120在方向d1上错位。

接下来，如图13a及图13b所示，共形地形成相变化层材料132于介电层222b上，以及开口220a的侧壁及下表面上。具体而言，相变化层材料132在介电层222b的上表面及开口220a的下表面上具有厚度t1，并在开口220a的侧壁处具有厚度t2，其中厚度t2大于厚度t1。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如锗锑碲、氮掺杂锗锑碲、氧掺杂锗锑碲、硅掺杂锗锑碲、碳掺杂锗锑碲、碲化锑、锗化锑、铟掺杂碲化锑或其组合等的相变化层材料132，以使形成的相变化层材料132具有良好的阶梯覆盖性，而能均匀的覆盖开口220a的侧壁。

接下来，在图14a及图14b中，非等向性移除相变化层材料132，以形成环形相变化层134于开口220a的侧壁上。具体而言，在此操作中，可使用干蚀刻制程以非等向性的削减相变化层材料132(如图13a及图13b所示)的厚度，而将位于介电层222b的上表面及开口220a的下表面上的相变化层材料132移除。然而，因为相变化层材料132在开口220a的侧壁处具有较大的厚度t2，从而在蚀刻制程之后不会被完全移除，而能余留条环形相变化层134于开口220a的侧壁上。

请参照图15a及图15b。形成填充材料162覆盖介电层222b，并填入开口220a的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积氧化硅、氮化硅、氮氧化硅等材料，或是氧化金属合金、氮化金属合金或其他电阻值高于相变化材料的合金于介电层222b上，以及开口220a的剩余部分中。上述氧化金属合金、氮化金属合金或其他电阻值高于相变化材料的合金与相变化层134有较好的粘着性，在相变化元件反复经过高低温循环操作，使元件的可靠度较佳。

接下来，如图16a及图16b所示，利用化学机械研磨制程，移除填充材料162、环形相变化层134、以及介电层222b的上部，以形成环形相变化层136、填充层160a、以及介电层222c。在化学机械研磨制程之后，所形成的环形相变化层136的上表面、填充层160a的上表面、以及介电层222c的上表面共平面。

接下来，如图17a及图17b所示，执行干蚀刻或湿蚀刻制程来移除部分介电层222c，以形成开口222d暴露出一部分的蚀刻停止层306。其中，开口222d与导电接触217对齐。例如，当介电层222c为氧化物(如氧化硅)，且蚀刻停止层306为氮化物(如氮化硅)时，可选用对介电层222c(如氧化硅)具有高蚀刻选择性的蚀刻液进行蚀刻制程，以在移除部分介电层222c而形成介电层222时，蚀刻停止层306保持不变。

随后，如图18a及图18b所示，执行干蚀刻或湿蚀刻制程来移除蚀刻停止层306的暴露部分、以及环形相变化层136和填充层160a的上部，从而开口222d暴露出导电接触217，并形成了环形相变化层130及填充层160。具体地，环形相变化层136和填充层160a的上部被移除而形成凹槽222e。例如，选用对蚀刻停止层306相对于环形相变化层136、以及填充层160a具有高蚀刻选择性的蚀刻液，以在移除蚀刻停止层306时，环形相变化层136、以及填充层160a时，介电层222保持不变或者是仅被移除一小部分。

请参照图19a及图19b。形成导电材料142覆盖介电层222，并填入开口222d及凹槽222e中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合等材料于介电层222上，以及开口222d及凹槽222e中。

接下来，如图20a及图20b所示，执行化学机械研磨制程，以移除导电材料142的上部，以形成导电接触219及上电极140。在化学机械研磨制程之后，所形成的导电接触219的上表面、上电极140的上表面、以及介电层222的上表面共平面。

在图21a及图21b中，形成蚀刻停止层308覆盖介电层222、导电接触219、以及上电极140。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如氮掺杂碳化硅(sicn)等材料于介电层222、导电接触219、以及上电极140上。接下来，形成介电层232a于蚀刻停止层308上。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如氧化硅等氧化物覆盖蚀刻停止层308。

之后如图22a及图22b所示，执行干蚀刻或湿蚀刻制程来移除部分介电层232a，以暴露出一部分的蚀刻停止层308。随后，执行另一干蚀刻或湿蚀刻制程来移除蚀刻停止层308的暴露部分，从而形成开口232b、232c，其中开口232b、232c分别暴露出导电接触219及上电极140。例如，当介电层232a为氧化物(如氧化硅)，且蚀刻停止层308为氮掺杂碳化物(如sicn)时，可选用对介电层232a(如氧化硅)具有高蚀刻选择性的蚀刻液进行蚀刻制程，以在移除部分介电层232a而形成介电层232时，蚀刻停止层308保持不变。并在随后另一蚀刻制程时，选用对蚀刻停止层308(如sicn)具有高蚀刻选择性的蚀刻液，以在移除蚀刻停止层308的暴露部分时，介电层232保持不变。

接下来，如图23a及图23b所示，共形地形成阻挡层材料235a于介电层232上，以及开口232b、232c的侧壁及下表面上。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如钛、钽、氮化钛、氮化钽、碳化钽、氮化钽硅或其组合等的阻挡层材料235a，以使形成的阻挡层材料235a具有良好的阶梯覆盖性，而能均匀的覆盖开口232b、232c的侧壁。

接着，形成导电材料237覆盖阻挡层材料235a，并填入开口232b、232c的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积或电镀等方式，沉积金属、金属化合物或其组合等材料于阻挡层材料235a上，以及开口232b、232c的剩余部分中。

接下来，利用化学机械研磨制程，移除介电层232上的阻挡层材料235a及导电材料237，从而形成如图1a～图1c所示的相变化记忆体100a的阻挡层235、以及金属连接线231、233。在化学机械研磨制程之后，所形成的阻挡层235的上表面、金属连接线231、233的上表面、以及介电层232的上表面共平面。

本揭示内容亦提供一种相变化记忆体100b(如图3a～图3c所示)的制造方法。图24a～图26a绘示根据本揭示内容的其他实施方式的相变化记忆体100b的制造方法的各个阶段的俯视示意图。图24b～图26b分别绘示沿着图24a～图26a的线x-x截取的中间结构的剖面示意图。

图24a及图24b接续图8a及图8b，形成环形间隙壁170于开口210a的侧壁上。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积氧化硅、氮化硅或氮氧化硅等介电材料于介电层210c上，以及开口210a的侧壁及下表面上。接着，非等向性移除介电层210c上的介电材料，以及开口210a的下表面上的介电材料，以形成环形间隙壁170于开口210a的侧壁上。

接下来，在图25a及图25b中，移除光阻层302。接着，共形地形成导电材料115于介电层210c和导电接触217a上，以及环形间隙壁170的中空部分(即开口210a的剩余部分)的侧壁及下表面上。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合等的导电材料115，以使形成的导电材料115具有良好的阶梯覆盖性，而能均匀的覆盖环形间隙壁170的内侧壁。

随后，形成平坦层材料152覆盖导电材料115，并填充开口210a的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合于导电材料115上及开口210a的剩余部分中。

接下来，如图26a及图26b所示，利用化学机械研磨制程，移除平坦层材料152、导电材料115、导电接触217a、以及介电层210c的上部，以形成下电极110、环形加热器120、导电接触217、以及平坦层150。在化学机械研磨制程之后，所形成的介电层210的上表面、导电接触217的上表面、环形加热器120的上表面、环形间隙壁170的上表面、以及平坦层150的上表面共平面。

须说明的是，形成如图3a～图3c所示的相变化记忆体100b的导电接触219、介电层220(包含上层222、下层224)、介电层230(包含上层232、下层234)、环形相变化层130、上电极140、填充层160、阻挡层235、以及金属连接线231、233的方法，类似于前述形成相变化记忆体100a的相同元件的各制程，因此可参照图11a～图23b及相关段落的说明，在此再不赘述。

本揭示内容亦提供一种相变化记忆体100c(如图5a～图5c所示)的制造方法。图27a～图28a绘示根据本揭示内容的其他实施方式的相变化记忆体100c的制造方法的各个阶段的俯视示意图。图27b～图28b分别绘示沿着图27a～图28a的线x-x截取的中间结构的剖面示意图。

图27a及图27b接续图8a及图8b，移除光阻层302。接着，共形地形成阻障层材料172"于介电层210c和导电接触217a上，以及开口210a的侧壁及下表面上。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如氮化钽等的阻障层材料172"于介电层210c和导电接触217a上，以及开口210a的侧壁及下表面上。

接下来，共形地形成导电材料115于阻障层材料172"上。在一些实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积如钛、氮化钛等的导电材料115于阻障层材料172"上。

随后，形成平坦层材料152覆盖导电材料115，并填充开口210a的剩余部分中。例如，利用物理气相沉积、化学气相沉积、原子层沉积等方式，沉积钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合于导电材料115上及开口210a的剩余部分中。

接下来，如图28a及图28b所示，利用化学机械研磨制程，移除平坦层材料152、导电材料115、阻障层材料172"、导电接触217a、以及介电层210c的上部，以形成下电极110、环形加热器120、阻障层172、导电接触217、以及平坦层150。在化学机械研磨制程之后，所形成的介电层210的上表面、导电接触217的上表面、环形加热器120的上表面、阻障层172的上表面、以及平坦层150的上表面共平面。

须说明的是，形成如图5a～图5c所示的相变化记忆体100c的导电接触219、介电层220(包含上层222、下层224)、介电层230(包含上层232、下层234)、环形相变化层130、上电极140、填充层160、阻挡层235、以及金属连接线231、233的方法，类似于前述形成相变化记忆体100a的相同元件的各制程，因此可参照图11a～图23b及相关段落的说明，在此再不赘述。

由上述发明实施例可知，相较于先前技术，在本发明的相变化记忆体的制造制程中，可不用精确地对准环形加热器与环形相变化层，而只需使两者错位即可大幅减少两者的接触面积。亦即，本发明简化了相变化记忆体的制造制程，且降低制造成本及提升制造良率。此外，本发明的相变化记忆体的加热器与相变化层间的接触面积极小，使相变化记忆体具有极低的重置电流，而有效解决先前技术所述的问题。

上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。