SiC-SOI器件及其制造方法与流程

本发明涉及sic－soi器件。

背景技术：

作为si介电隔离衬底构造最典型的构造是epic(epitaxialpassivatedintegrationcircuit)。就epic而言，在通过氧化膜单独地隔离开的单晶硅的岛状区域内形成有器件，电极基本上从表面侧引出。岛状区域的内侧由n+区域覆盖，阻断由衬底侧的电位变动带来的影响，并且也作为二极管的n+阴极区域起作用。在epic内形成的纵型介电隔离器件用于2v至350v耐压的较小电流用途的功率ic产品。衬底是将多晶硅进行堆积而形成的，因此，晶片状态下的翘曲有变大的倾向。因此，存在难以应用于直径大于或等于6英寸的大口径化这样的限制因素。

作为与晶片的大口径化和内置功率器件的高耐压化相适配的介电隔离构造，存在晶片粘接型(例如参照专利文献1)。但是，在晶片粘接型的情况下，由于与高耐压化相伴的soi(silicononinsulator)层的厚膜化而不得不将v字型隔离区域的宽度形成得宽，包含了成为高集成化的障碍的新的限制因素。

专利文献1：日本特开平11－297815号公报

技术实现要素：

本发明是为了解决上述问题而提出的，目的在于在晶片粘接型的介电隔离构造中，实现高耐压化而不使soi层厚膜化。

本发明的第1sic－soi器件具备：第1衬底；以及sic衬底，其经由绝缘膜与第1衬底接合，在sic衬底形成器件区域和包围器件区域的周边区域，器件区域具备：第1导电型的漂移区域；第1沟槽，其连续地或间断地包围漂移区域，不贯穿sic衬底；第1导电型的第1扩散区域，其形成于第1沟槽的两个侧面，与漂移区域相比杂质浓度高；第1导电型的第2扩散区域，其形成于漂移区域的下方，与第1扩散区域相接，与漂移区域相比杂质浓度高；以及多个第1薄绝缘膜，它们在漂移区域的表面附近，与漂移区域的表面平行地以小于或等于0.4μm的间隔形成，周边区域具备：第2沟槽，其以连续地包围第1沟槽的方式形成，贯穿sic衬底；以及隔离绝缘膜区域，其形成于第2沟槽的两个侧面。

本发明的第2sic－soi器件具备：第1衬底；以及sic衬底，其经由绝缘膜与第1衬底接合，在sic衬底形成器件区域和包围器件区域的周边区域，器件区域具备：第1导电型的漂移区域；第1沟槽，其连续地或间断地包围漂移区域，不贯穿sic衬底；第1导电型的第1扩散区域，其形成于第1沟槽的两个侧面，与漂移区域相比杂质浓度高；第1导电型的第2扩散区域，其形成于漂移区域的下方，与第1扩散区域相接，与漂移区域相比杂质浓度高；第2导电型的第3扩散区域，其形成于漂移区域的表层；第2导电型的埋入区域，其形成于漂移区域的与第3扩散区域相比更深的位置；以及多个第2薄绝缘膜，它们在漂移区域内，在与埋入区域相同的深度，与漂移区域的表面平行地以小于或等于0.4μm的间隔形成。

本发明的第1sic－soi器件的制造方法是，(a)在第1导电型的sic衬底的漂移区域表面附近，与漂移区域的表面平行地以小于或等于0.4μm的间隔形成多个第1薄绝缘膜，(b)将第1导电型的sic衬底的背面经由绝缘层与si衬底接合，(c)以连续地或间断地包围sic衬底的漂移区域的方式，从sic衬底的表面形成不贯穿sic衬底的第1沟槽，(d)在第1沟槽的两个侧面形成与漂移区域相比杂质浓度高的第1导电型的第1扩散区域，(e)以包围第1沟槽的方式，形成贯穿sic衬底的第2沟槽，(f)在第2沟槽的两个侧面形成隔离绝缘膜区域。

本发明的第2sic－soi器件的制造方法是，(a)在第1导电型的sic衬底的漂移区域的表层形成第2导电型的第3扩散区域，(b)在漂移区域的与第3扩散区域相比更深的位置形成第2导电型的埋入区域，(c)在漂移区域的与埋入区域相同的深度，与漂移区域的表面平行地以小于或等于0.4μm的间隔形成多个第2薄绝缘膜，(d)将第1导电型的sic衬底的背面经由绝缘层与si衬底接合，(e)以连续地或间断地包围sic衬底的漂移区域的方式，从sic衬底的表面形成不贯穿sic衬底的第1沟槽，(f)在第1沟槽的两个侧面形成与漂移区域相比杂质浓度高的第1导电型的第1扩散区域，(g)以包围第1沟槽的方式，形成贯穿sic衬底的第2沟槽，(h)在第2沟槽的两个侧面形成隔离绝缘膜区域。

发明的效果

就本发明的sic－soi器件而言，通过第1沟槽和其周边构造、即第1扩散区域以及第2扩散区域降低导通电阻，因此，通电损耗得到抑制。另外，通过第2沟槽和其周边构造、即隔离绝缘膜区域，能够将器件区域进行介电隔离。另外，即使在第1薄绝缘膜或第2薄绝缘膜的形成区域内产生雪崩电流，也由于发挥抑制雪崩电流的放大的作用，所以通过以使得在第1薄绝缘膜或第2薄绝缘膜的形成区域内电场强度局部地成为最大的方式调整器件构造，从而能够实现高耐压值而不加厚soi层。

附图说明

图1是在epic内形成的纵型si－mos的剖视图。

图2是在晶片粘接型的介电隔离构造内形成的纵型si－igbt的剖视图。

图3是实施方式1的sic－soi器件的剖视图。

图4是实施方式1的sic－soi器件的反向偏置电压施加状态的剖视图。

图5是实施方式1的sic－soi器件的器件区域的反向偏置电压施加状态的剖视图。

图6是表示实施方式1的sic－soi器件的制造工序的剖视图。

图7是表示实施方式1的sic－soi器件的制造工序的剖视图。

图8是表示实施方式1的sic－soi器件的制造工序的剖视图。

图9是表示实施方式1的sic－soi器件的制造工序的剖视图。

图10是表示实施方式1的sic－soi器件的制造工序的剖视图。

图11是表示实施方式1的sic－soi器件的制造工序的剖视图。

图12是实施方式2的sic－soi器件的剖视图。

图13是实施方式2的sic－soi器件的器件区域的反向偏置电压施加状态的剖视图。

图14是实施方式3的sic－soi器件的剖视图。

图15是实施方式3的sic－soi器件的器件区域的反向偏置电压施加状态的剖视图。

标号的说明

1阳极电极，2p型扩散区域，3an－型漂移区域，3bn－型区域，6阴极电极，7场绝缘膜，8第1沟槽，10第2沟槽，11隔离绝缘膜区域，12si埋入区域，13层间绝缘膜，14保护膜，15埋入绝缘膜，16介电隔离衬底，17背面电极，18中心轴，19反向偏置施加电源，20a、20b接地，21、22、24、27、29电位分布，23、26薄绝缘膜，25p型埋入区域，28电容分割构造，301sic衬底，303sic外延层，305si衬底，306、307sio2层，308soi接合衬底，1001、1002、1003sic－soi器件。

具体实施方式

下面，一边参照附图一边说明实施方式。附图是示意性地表示的图，因此，在不同的附图中分别示出的图像的尺寸以及位置的相互关系不一定准确，能够适当地变更。另外，在下面的说明中，对于同样的结构要素标注相同的标号进行图示，它们的名称以及功能也相同。因此，有时省略关于它们的详细说明。

另外，在下面的说明中，有时使用了“上”、“下”、“侧”、“底”、“表”或“背”等表示特定位置以及方向的用语，但这些用语是为了易于理解实施方式的内容，出于方便而使用的，并不限定实际实施时的方向。

另外，关于半导体的导电型，使第1导电型为n型、第2导电型为p型进行说明。但是，也可以使它们反转，使第1导电型为p型、第2导电型为n型。另外，n+型表示与n型相比杂质浓度高，n－型表示与n型相比杂质浓度低。同样地，p+型表示与p型相比杂质浓度高，p－型表示与p型相比杂质浓度低。

<a.前提技术>

作为si介电隔离衬底构造最典型的构造是epic。在通过氧化膜单独地隔离开的单晶硅的岛状区域内形成有器件，电极基本上从表面侧引出。岛状区域的内侧由n+型区域覆盖，阻断由衬底侧的电位变动带来的影响，并且也作为二极管的n+型阴极区域起作用。

图1是在epic内形成的纵型si－mos的剖视图。器件主体由源极引出电极101、漏极引出电极102、栅极电极103、n+型源极区域104、p－型阱区域105、n－型漂移区域106、n+型漏极区域107构成，通过介电隔离层108、层间绝缘膜109以及保护膜110单独地被绝缘隔离。衬底111是将多晶硅堆积而形成的。通常，将背面电极112设定为接地电位。在epic内形成的纵型介电隔离器件用于2～350v耐压的比较小的电流用途涉及的功率ic产品用途。由于衬底111是将多晶硅堆积而形成的，因此，存在晶片状态下的翘曲变大的倾向。因此，存在难以应用于直径大于或等于6英寸的大口径化这样的限制因素。

作为与晶片的大口径化和内置功率器件的高耐压化相适配的构造，提出有晶片粘接型的介电隔离构造。图2是在晶片粘接型的介电隔离构造内形成的纵型si－igbt的剖视图。器件主体由发射极引出电极201、集电极引出电极202、第1栅极电极203、第2栅极电极204、n+型发射极区域205、p+型发射极区域206、p－型阱区域207、n－型阱区域208、p－型漂移区域209、p+型集电极区域210、n+型漂移区域211、n+型集电极区域212构成，通过介电隔离区域213以及层间绝缘膜214、保护膜215单独地被绝缘隔离。衬底216是单晶硅，以介电隔离区域213为接合面而与器件区域一体化。此外，背面电极217与图1的背面电极112同样地被设定为接地电位。由于与耐压施加相关的电场不侵入至介电隔离区域213的绝缘膜中，所以有不需要与器件耐压的增加相伴的厚膜化的优点，解决了与晶片的大口径化相伴而翘曲增大这样的问题。但是，由于与高耐压化相伴的soi层厚度(dsoi)的厚膜化而不得不将v字型隔离区域的宽度形成得宽，与高耐压化相伴而集成度降低成为新的课题。

<b.实施方式1>

<b－1.结构>

图3是实施方式1的sic－soi器件1001的剖视图。在图3中示出了sic－soi器件1001的剖面的一部分，但sic－soi器件1001实际上是以中心轴18为轴而左右对称的构造。

sic－soi器件1001构成为具备：阳极电极1、p型扩散区域2、n－型漂移区域3a、soi－n－型区域3b、n+型底部扩散区域4、n+型侧面部扩散区域5、阴极电极6、场绝缘膜7、第1沟槽8、n+型si埋入区域9、第2沟槽10、隔离绝缘膜区域11、si埋入区域12、层间绝缘膜13、保护膜14、埋入绝缘膜15、介电隔离衬底16、背面电极17以及薄绝缘膜23。

sic－soi器件1001是形成n－型漂移区域3a等的sic衬底和介电隔离衬底16经由埋入绝缘膜15粘接的晶片粘接型，介电隔离衬底16之上的sic衬底是soi层。将介电隔离衬底16也称为第1衬底。在介电隔离衬底16的下表面形成背面电极17。

sic衬底具有：器件区域rd，在该器件区域rd形成肖特基势垒二极管(sbd：schottkybarrierdiode)；以及周边区域rc，其包围器件区域rd。在此，作为sic－soi器件1001所具有的器件列举了肖特基势垒二极管为例子，除此之外，也可以具有mosfet或igbt等开关元件。在器件区域rd，在sic衬底的表层形成n－型漂移区域3a，在n－型漂移区域3a的表层形成p型扩散区域2。n－型漂移区域3a的下方是n+型底部扩散区域4。在器件区域rd，在n－型漂移区域3a的外周侧形成与n+型底部扩散区域4接触的n+型侧面部扩散区域5。在n+型侧面部扩散区域5的中央部以连续地或间断地包围n－型漂移区域3a的方式形成有第1沟槽8。第1沟槽8不贯穿sic衬底，因此在第1沟槽8的下方残留有n+型侧面部扩散区域。在第1沟槽8的内部形成有n+型si埋入区域9。n+型底部扩散区域4、n+型侧面部扩散区域5以及n+型si埋入区域9连结而构成阴极区域。

阳极电极1跨在n－型漂移区域3a之上和p型扩散区域2之上形成。另外，阴极电极6跨在n+型侧面部扩散区域5之上和n+型si埋入区域9之上形成。阳极电极1和阴极电极6之间的n－型漂移区域3a的上表面被场绝缘膜7封盖。场绝缘膜7例如是氧化膜。

在n－型漂移区域3a的表面附近，多个薄绝缘膜23与n－型漂移区域3a的表面平行地形成。此外，也将薄绝缘膜23称为第1薄绝缘膜。薄绝缘膜23的厚度tsic1被规定为规定值，相邻的薄绝缘膜23的间隔tint1小于或等于0.4μm。

关于将tint1设为小于或等于0.4μm的理由，在下面进行说明。根据“パワーデバイス·パワーicハンドブック，社团法人電気学会(1996)”的p.204(图8.56)，已知即使在埋入氧化膜即薄绝缘膜23的厚度被固定的状态下，如果soi层的厚度变化，则击穿电压也会变化。发现击穿电压的变化有一定的倾向。即，如果将横轴设为soi层的厚度、将纵轴设为击穿电压，则击穿电压在某个soi层的厚度具有极小值，成为所谓的“向下凸出”的图案。如果使soi层比击穿电压成为极小值时的厚度薄，则击穿电压增加，这是由于下述效果导致的，即，由于雪崩击穿而产生的雪崩电流因soi层薄而不能放大，击穿电压有效地变高。击穿电压成为极小值时的soi层伴随着埋入氧化膜的薄化而略微变薄，收敛于大致略大于1μm的值。即，认为，与埋入氧化膜的厚度无关，如果soi层的厚度小于或等于“略大于1μm”，则有望通过抑制雪崩电流而实现有效的雪崩电场强度的提高。上面是以对si－soi进行说明的资料为依据的见解。但是，虽然sic－soi与si－soi相比由于介电常数和雪崩临界电场强度不同而在纵轴的尺度上产生不同，即，整体上高耐压化，但由于击穿电压的变化倾向自身是相同的，所以上述见解也适用于sic－soi。

接下来，说明周边区域rc的结构。在周边区域rc形成有n－型区域3b。而且，在n－型区域3b形成有贯穿sic衬底的第2沟槽10。即，第2沟槽10贯穿n－型区域3b，到达埋入绝缘膜15。在第2沟槽10的内部形成有埋入了非掺杂硅的si埋入区域12。另外，在si埋入区域12的侧面和上表面形成有隔离绝缘膜区域11。通过隔离绝缘膜区域11，sic－soi器件1001的第2沟槽10的外周侧和内周侧彼此被绝缘隔离。另外，n－型区域3b的上表面与n－型漂移区域3a同样，被场绝缘膜7封盖。在阳极电极1、场绝缘膜7、阴极电极6以及n－型区域3b之上形成层间绝缘膜13，在层间绝缘膜13之上形成保护膜14。因此，sic－soi器件1001的器件区域rd的表面侧由层间绝缘膜13和保护膜14绝缘隔离，背面侧由埋入绝缘膜15绝缘隔离，侧面侧由隔离绝缘膜区域11绝缘隔离。

对器件区域rd和周边区域rc进行机械性支撑的介电隔离衬底16和背面电极17与现有技术涉及的晶片粘接型介电隔离构造相同。

<b－2.动作>

图4是表示反向偏置状态的sic－soi器件1001的电位分布的剖视图。反向偏置施加电源19连接于阴极电极6和阳极电极1之间。n－型区域3b与接地20a连接，背面电极17与接地20b连接。在p型扩散区域2和n－型漂移区域3a的pn结部分，耗尽层由于反向偏置施加电源19而伸长，形成电位分布21。另外，在接地电位与阴极电极6短接的情况下，或者阴极电极6和阳极电极1都相对于接地电位具有电位差的情况下，在soi介电隔离区域即埋入绝缘膜15和隔离绝缘膜区域11形成电位分布22。

图5表示将sic－soi器件1001的器件区域设为反向偏置状态时的电位分布和电场强度分布。图5的左图表示p型扩散区域2和n－型漂移区域3a的pn结部分的耗尽层中的电位分布24。图5的右图表示左图的α－α′剖面中的电场强度e的一维轮廓(profile)。

根据该图，可知在n－型漂移区域3a，薄绝缘膜23的形成区域处的电场强度ep(sic)高。即使在与施加偏置电压的增加相伴，薄绝缘膜23的形成区域处的电场强度ep(sic)到达了雪崩临界电场强度的时间点，也由于在薄绝缘膜23的形成区域抑制了雪崩电流的放大，所以有效的耐电压提高。但是，由于制造方法的限制，并不能将薄绝缘膜23的间隔在小于或等于“略大于1μm”的范围自由地制造。在作为薄绝缘膜23的制造方法而使用后述的氧(o)离子注入工序的情况下，如吉野明的“《simox技術によるsoi(silicon－on－insulator)構造の形成過程》，表面科学”vol.15，no.2，pp.101－105，1994所示，在加速能量是80kev的情况下形成0.08μm厚度的soi层，在加速能量是180kev的情况下形成0.18μm厚度的soi层。而且，作为氧离子照射后的外延层的形成实绩得到0.35μm的厚度。因此，作为实际能够制造的范围，将薄绝缘膜23的间隔tint1规定为小于或等于0.4μm是妥当的。

<b－3.制造方法>

图6至图11是表示sic－soi器件1001的制造工序的剖视图。下面，按照图6至图11说明sic－soi器件1001的制造工序。首先，在n－型的sic衬底301的一个主面(下面称为“表面”)通过照相制版形成掩模图案。然后，使用该掩模图案注入氧(o)离子，形成多个薄绝缘膜23。这里，通过控制加速离子、或交替进行离子照射和外延生长等方法，形成多个薄绝缘膜23。接下来，在sic衬底301的表面使成为sbd的有源层的sic外延层303生长。然后，在sic外延层303的一部分的表层形成n+型扩散区域304。这样，形成图6所示的构造。

接下来，如图7所示，在si衬底305的一个主面之上和另一个主面之上分别对sio2层306和sio2层307进行成膜。将经过了以上工序的si衬底305如图8所示与sic衬底301的另一个主面(下面称为“背面”)接合，实施接合强化退火工序，由此，使两者一体化。这里，si衬底305经由sio2层306与sic衬底301接合。将该一体化后的构造体称为soi接合衬底308。此外，在图8以及之后，将sic外延层303表示为sic衬底301而不与sic衬底301进行区别。

接下来，如图8中箭头309a所示，从sic衬底301的表面照射氢(h)离子。此时，氢离子的射程位置309b被控制为在薄绝缘膜23的数μm前。在照射氢离子之后，沿射程位置309b剥离sic衬底301的表面侧，对剥離面进行研磨，由此，制作与之后的工艺对应的soi接合衬底308。

接下来，在soi接合衬底308依次形成p型扩散区域2和场绝缘膜7之后，在薄绝缘膜23的外周侧形成到达n+型扩散区域304的第1沟槽8。然后，在第1沟槽8内埋入n+型si而形成n+型si埋入区域9。另外，进行退火而在第1沟槽8的内周侧以及外周侧形成n+型侧面部扩散区域5。这里，与n+型侧面部扩散区域5相比位于内周侧的n－型区域是n－型漂移区域3a，与n+型侧面部扩散区域5相比位于外周侧的soi层是n－型区域3b。这样，得到图9所示的构造。

接下来，与第1沟槽8相比在外周侧形成到达sio2层306的第2沟槽10。然后，对第2沟槽10的侧壁进行氧化而形成隔离绝缘膜区域11。另外，在第2沟槽10埋入多晶硅，形成si埋入区域12，并且，将si埋入区域12的上表面氧化而形成隔离绝缘膜区域11。另外，在n－型区域3b的表面形成场绝缘膜7。这样，得到图10所示的构造。

接下来，依次形成阳极电极1、阴极电极6、层间绝缘膜13以及保护膜14。然后，除去sio2层307，在除去了sio2层307的面形成背面电极17，由此，得到图11所示的sic－soi器件1001。此外，si衬底305与介电隔离衬底16对应，sio2层306与埋入绝缘膜15对应。

<b－4.效果>

实施方式1的sic－soi器件1001具备：第1衬底即介电隔离衬底16；以及sic衬底，其经由埋入绝缘膜15与介电隔离衬底16接合，在sic衬底形成器件区域rd和包围器件区域rd的周边区域rc，器件区域rd具备：第1导电型的漂移区域即n－型漂移区域3a；第1沟槽8，其连续地或间断地包围n－型漂移区域3a，不贯穿sic衬底；第1导电型的第1扩散区域即n+型侧面部扩散区域5，其形成于第1沟槽8的两个侧面；第1导电型的第2扩散区域即n+型底部扩散区域4，其形成于n－型漂移区域3a的下方，与n+型侧面部扩散区域5相接；多个薄绝缘膜23，它们在n－型漂移区域3a的表面附近，与n－型漂移区域3a的表面平行地以小于或等于0.4μm的间隔形成。而且，周边区域rc具备：第2沟槽10，其以连续地包围第1沟槽8的方式形成，贯穿sic衬底；以及隔离绝缘膜区域11，其形成于第2沟槽10的两个侧面。

根据sic－soi器件1001，通过第1沟槽8和其周边构造、即n+型侧面部扩散区域5以及n+型底部扩散区域4降低导通电阻，因此，抑制了通电损耗。另外，通过第2沟槽10和其周边构造、即隔离绝缘膜区域11，能够将器件区域rd进行介电隔离。由此，能够将电桥电路内的高电位侧器件和低电位侧器件在同一衬底内集成化，即，将逆变器电路单芯片化，得到控制性提高的效果。另外，即使在薄绝缘膜23的形成区域内产生雪崩电流，也会发挥抑制雪崩电流的放大的作用。因此，通过以使得在薄绝缘膜23的形成区域内电场强度局部地成为最大的方式调整器件构造，能够实现高的耐压值而不加厚soi层。

<c.实施方式2>

<c－1.结构>

图12是实施方式2的sic－soi器件1002的器件区域的剖视图。sic－soi器件1002的器件区域是在n－型漂移区域3a内形成有p型埋入区域25的fj－sbd(floatingjunctionsbd)构造。此外，关于fj－sbd构造，例如在“松波弘之及其他人编辑，《半導体sic技術と応用第2版》p.352图8.3.8(2011)”中有说明。

另外，在n－型漂移区域3a内，在与p型埋入区域25邻接的相同深度的区域，多个薄绝缘膜26与n－型漂移区域3a的表面平行地形成。除了p型埋入区域25和薄绝缘膜26以外的sic－soi器件1002的结构与从实施方式1的sic－soi器件1001除去了薄绝缘膜23的结构相同。此外，也将薄绝缘膜26称为第2薄绝缘膜。将薄绝缘膜26的厚度tsic2规定为规定值，相邻的薄绝缘膜26的间隔tint2小于或等于0.4μm。

<c－2.动作>

图13表示将sic－soi器件1002的器件区域设为反向偏置状态时的电位分布和电场强度分布。图13的左图表示p型扩散区域2和n－型漂移区域3a的pn结部分的耗尽层中的电位分布27。图13的右图表示左图的β－β′剖面中的电场强度e的一维轮廓。

根据该图，可知在n－型漂移区域3a，薄绝缘膜26的形成区域处的电场强度ep(sic)高。即使在与施加偏置电压的增加相伴，薄绝缘膜26的形成区域处的电场强度ep(sic)到达了雪崩临界电场强度的时间点，也由于在薄绝缘膜26的形成区域抑制了雪崩电流的放大，所以有效的耐电压提高。

<c－3.制造方法>

sic－soi器件1002的制造方法遵照实施方式1的sic－soi器件1001的制造方法。与sic－soi器件1001的制造方法的不同点在于：取代图6所示的薄绝缘膜23的形成，形成薄绝缘膜26，在图9所示的p型扩散区域2的形成时，在与p型扩散区域2相比更深并且与薄绝缘膜26相同的深度形成p型埋入区域25。

即，sic－soi器件1002的制造方法是，(a)在第1导电型的sic衬底301的漂移区域3a的表层形成第2导电型的第3扩散区域即p型扩散区域2，(b)在漂移区域3a的与p型扩散区域2相比更深的位置形成第2导电型的埋入区域即p型埋入区域25，(c)在漂移区域3a的与p型埋入区域25相同的深度，与漂移区域3a的表面平行地以小于或等于0.4μm的间隔形成多个第2薄绝缘膜即薄绝缘膜26，(d)将第1导电型的sic衬底301的背面经由绝缘层即sio2层306与si衬底305接合，(e)以连续地或间断地包围sic衬底301的漂移区域3a的方式，从sic衬底301的表面形成不贯穿sic衬底301的第1沟槽8，(f)在第1沟槽8的两个侧面形成与漂移区域3a相比杂质浓度高的第1导电型的第1扩散区域即n+型侧面部扩散区域5，(g)以包围第1沟槽8的方式形成贯穿sic衬底301的第2沟槽10，(h)在第2沟槽10的两个侧面形成隔离绝缘膜区域11。

<c－4.效果>

实施方式2的sic－soi器件1002的器件区域rd具备：第1衬底即介电隔离衬底16；以及sic衬底301，其经由埋入绝缘膜15与介电隔离衬底16接合，在sic衬底301形成器件区域rd和包围器件区域rd的周边区域rc，器件区域rd具备：第1导电型的漂移区域即n－型漂移区域3a；第1沟槽8，其连续地或间断地包围n－型漂移区域3a，不贯穿sic衬底；第1导电型的第1扩散区域即n+型侧面部扩散区域5，其形成于第1沟槽8的两个侧面；第1导电型的第2扩散区域即n+型底部扩散区域4，其形成于n－型漂移区域3a的下方，与n+型侧面部扩散区域5相接；第2导电型的第3扩散区域即p型扩散区域2，其形成于n－型漂移区域3a的表层；第2导电型的埋入区域即p型埋入区域25，其形成于n－型漂移区域3a的与p型扩散区域2相比更深的位置；以及多个第2薄绝缘膜即薄绝缘膜26，它们在n－型漂移区域3a内，在与p型埋入区域25相同的深度，与n－型漂移区域3a的表面平行地以小于或等于0.4μm的间隔形成。因此，即使在薄绝缘膜26的形成区域内产生雪崩电流，也会发挥抑制雪崩电流的放大的作用。因此，通过以使得在薄绝缘膜26的形成区域内电场强度局部地成为最大的方式调整器件构造，从而能够实现高的耐压值而不加厚soi层。

<d.实施方式3>

<d－1.结构>

图14是实施方式3的sic－soi器件1003的器件区域的剖视图。sic－soi器件1003在n－型漂移区域3a的表面侧的场绝缘膜7之上具有阳极电极1－阴极电极6间的电容分割构造28。电容分割构造28是浮置状态的多个电极，对阳极电极1和阴极电极6之间进行电容分割而使电位均等分布。

另外，在n－型漂移区域3a的表面附近，与实施方式1的sic－soi器件1001同样，多个薄绝缘膜23与n－型漂移区域3a的表面平行地形成。将薄绝缘膜23的厚度tsic1规定为规定值，相邻的薄绝缘膜23的间隔tint1小于或等于0.4μm。除了电容分割构造28和薄绝缘膜23以外的sic－soi器件1003的结构与实施方式2的sic－soi器件1002相同。

<d－2.动作>

图15表示将sic－soi器件1003的器件区域设为反向偏置状态时的电位分布和电场强度分布。图15的左图表示p型扩散区域2和n－型漂移区域3a的pn结部分的耗尽层中的电位分布29。图15的右图表示左图的γ－γ′剖面中的电场强度e的一维轮廓。

通过电容分割构造28使场绝缘膜7内的电场强度均匀化，因此，也抑制了场绝缘膜7和n－型漂移区域3a之间的界面附近的电场强度。在n－型漂移区域3a内，在薄绝缘膜23的形成区域以及薄绝缘膜26的形成区域发现相对高的电场强度分布。但是，在这些形成区域产生了雪崩电流的情况下，由于相邻的薄绝缘膜23的间隔以及相邻的薄绝缘膜26的间隔分别小于或等于0.4μm，所以雪崩电流的放大得到抑制。因此，有效的耐电压提高。

<d－3.效果>

实施方式3的sic－soi器件1003的器件区域rd具备：第1电极即阳极电极1，其形成于p型扩散区域2之上；第2电极即阴极电极6，其形成于第1扩散区域即n+型侧面部扩散区域5之上；场绝缘膜7，其形成于p型扩散区域2和n+型侧面部扩散区域5之间的n－型漂移区域3a之上；电容分割构造28，其形成于场绝缘膜7之上；以及多个第1薄绝缘膜即薄绝缘膜23，它们在n－型漂移区域3a的表面附近，与漂移区域的表面平行地以小于或等于0.4μm的间隔形成。因此，通过电容分割构造28，场绝缘膜7和n－型漂移区域3a的界面处的电场强度得到缓和。另外，通过以使得在薄绝缘膜23和薄绝缘膜26的形成区域内电场强度局部地成为最大的方式调整器件构造，由此，能够实现高的耐压值而不加厚soi层。

此外，本发明在其发明的范围内，能够对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。