光电子器件和用于制造光电子器件的方法
【技术领域】
[0001]本发明涉及一种光电子器件。本发明还涉及一种用于制造光电子器件的方法。
【背景技术】
[0002]少量的静电放电已经能够持续地损害光电子器件。这些光电子器件例如能够是铟镓氮化物芯片。
[0003]因此，存在对用于保护防止这种静电放电的措施的需求。
【发明内容】
[0004]本发明基于的目的能够在于，提出一种光电子器件，所述光电子器件更好地被保护防止由于静电放电引起的损害。
[0005]本发明基于的目的也能够在与，提供一种用于制造光电子器件的相应的方法。
[0006]所述目的借助于独立权利要求的相应的主题实现。有利的设计方案是相应的从属权利要求的主题。
[0007]根据一个方面提供一种光电子器件，包括:载体，在所述载体上施加半导体层序列，所述半导体层序列包括η型掺杂的和P型掺杂的半导体层，使得形成ρη结，所述ρη结包括用于产生电磁辐射的有源区，其中η型掺杂的和P型掺杂的半导体层中的至少一个包括具有第一掺杂浓度的掺杂的区域，所述第一掺杂浓度大于在包括该区域的半导体层中的该区域的周围中的第二掺杂浓度。
[0008]根据另一方面，提供一种用于制造光电子器件的方法，其中在载体上施加半导体层序列，所述半导体层序列包括η型掺杂的和P型掺杂的半导体层，使得形成ρη结，所述ρη结包括用于产生电磁辐射的有源区，其中η型掺杂的和P型掺杂的半导体层中的至少一个的区域设有掺杂材料，使得该区域以第一掺杂浓度掺杂，所述第一掺杂浓度大于在包括该区域的半导体层中的该区域的周围中的第二掺杂浓度。因此，也就是说尤其半导体层序列的包括η型掺杂的和P型掺杂的半导体层中的至少一个的区域设有掺杂材料。
[0009]根据一个实施方式，载体能够形成为生长衬底，所述生长衬底通常也能够称作衬底。于是，尤其将半导体层序列的各个层、即尤其η型和P型掺杂的半导体层施加或生长到这种生长衬底上。于是，尤其能够在半导体层生长期间执行区域的掺杂。尤其，在半导体层生长之后能够替选地或附加地执行区域的掺杂。这尤其在半导体层序列还设置在生长衬底上时是如此。生长衬底例如能够包括蓝宝石或由蓝宝石形成。
[0010]根据一个实施方式能够提出，在半导体层序列的半导体层生长到生长衬底上之后，将载体衬底设置到半导体层序列的表面上，其中表面背离生长衬底形成。因此，生长衬底和载体衬底尤其相对置，其中在生长衬底和载体衬底之间设有或形成有或设置有半导体层序列。尤其，在所述设置方案中能够提出，区域替选地或附加地被相应地掺杂。载体衬底尤其能够包括锗或硅或由锗或硅构成。
[0011]在设置载体衬底之后尤其能够提出，将生长衬底从半导体层序列分离或移除。于是，载体衬底在此尤其形成载体，其中在此优选能够提出，区域替选地或附加地被掺杂。因此，载体衬底不等同于生长衬底。
[0012]—个或多个区域的掺杂，即设有具有相应掺杂浓度的η型掺杂的和/或P型掺杂的半导体层，尤其包括下述情况:一个或多个区域在半导体层序列的生长或形成期间被相应地掺杂。尤其，附加地或替选地这种情况包括:后续地、即在半导体层序列的生长或形成之后，一个或多个区域被掺杂，例如借助于溅射工艺掺杂。
[0013]通常尤其能够提出，优选当设有生长衬底作为载体时，执行区域的掺杂。尤其通常能够提出，替选地或附加地，例如当设有载体衬底作为载体时，执行区域的掺杂。
[0014]通常与一个区域相关的实施方式也适用于多个区域并且反之亦然。
[0015]因此，本发明尤其包括下述思想:两个掺杂的半导体层中的至少一个设有具有比包括所述区域的半导体层更高的掺杂或掺杂浓度的区域。因此，尤其也就是说，掺杂的半导体层不是均匀地掺杂的，而是更确切地说具有不均匀的掺杂或不均匀的掺杂浓度。因此，掺杂的半导体层的不同的区域尤其不同地掺杂。只要半导体层具有多个这种区域，那么也能够谈及调制的掺杂或在掺杂中的调制。因此尤其也就是说，所述区域引起这种调制的掺杂。
[0016]通过设置具有更高或更大掺杂浓度的所述掺杂的区域以有利的方式实现关于这些区域的击穿特性不同于关于掺杂的区域的周围的击穿特性。尤其，具有第一掺杂浓度的区域尤其在反向方向上具有比具有第一掺杂浓度的区域的周围或包围的区域更小的击穿电压。因此，区域的周围尤其具有在反向方向上更高或更大的击穿电压。
[0017]在此尤其可行的是，器件具有多个掺杂的区域，其中掺杂的区域横向彼此隔开地设置。在此，横向方向是平行于例如η型掺杂的半导体层的主延伸平面伸展的方向。于是，在相邻的掺杂的区域之间分别能够存在具有第二掺杂浓度的区域。因此，高掺杂材料浓度的和低掺杂材料浓度的区域能够沿横向方向交替。通过掺杂材料浓度的该调制也沿横向方向调整击穿电压。
[0018]ρη结的正向方向或导通方向如下定义:在η型掺杂的半导体层上布设或设置电压源的负极。在P型掺杂的半导体层上设置或布设电压源的正极。电流从P型掺杂的半导体层沿朝η型掺杂的半导体层方向流动。这通常是在器件运行的情况下当器件产生电磁辐射时的情况。
[0019]ρη结的反向方向或截止方向如下定义:在η型掺杂的半导体层上布设电压源的正极。在P型掺杂的半导体层上布设电压源的负极。由于所产生的少数载流子仅截止电流流过。
[0020]由于形成具有较小的击穿电压的区域，潜在的静电充电电荷能够快速地且均匀分布地流出，使得首先能够完全没有构成足够高以引起器件的可能的损坏或破坏的电压。由此，光电子器件以有利的方式被保护防止由于静电荷造成的损坏。
[0021]由于半导体层序列包含防止由于半导体层序列的静电放电引起损坏的这种保护，尤其能够以有利的方式弃用外部的保护元件、例如外部的保护二极管。所述外部的保护元件通常独立于半导体层序列地形成并且与所述半导体层序列相应地连接。但是这需要足够大的结构空间。由于弃用外部的保护元件，因此根据本发明的光电子器件所需的结构空间相比于已知的具有这种外部的保护元件的光电子器件减小。
[0022]之前提出的内部的保护元件、即具有第一掺杂浓度的掺杂区域也不减少放射的电磁辐射的亮度，使得不出现由于设置内部的保护元件而引起效率损失。
[0023]由此，引起ESD保护，而不造成效率损失。
[0024]因此，尤其也就是说，通过将内部的保护元件、即具有第一掺杂浓度的掺杂的区域直接装入半导体层序列中或装到半导体层序列上能够弃用外部的保护元件。由此有利地提高光电子器件相对于静电放电的稳定性。此外，关于半导体层序列的各个半导体层的生长不需要特别的外延，这显著地简化制造工艺并且能够降低成本以及制造时间。
[0025]由此以有利的方式能够实现，制造或制成更成本适宜的且节省空间的抗ESD的光电子器件。抗ESD在此尤其意味着相对于静电放电不敏感。“ESD”表示英语术语:electrostatic Discharge 静电放电。即德语:Elektrostatische Entladung 静电放电。
[0026]要说明的是，上述实施方案和下述实施方案总是适用于方法和器件，即使具体在单个实施方案中仅参考器件或方法时也如此。如果实施方式涉及η型掺杂的半导体层，那么相应的实施方案也适用于P型掺杂的半导体层并且反之亦然。如果实施方式仅涉及一个掺杂的区域，那么相应的实施方案也适用于多个区域并且反之亦然。
[0027]在本发明的意义上的掺杂尤其包括将掺杂材料引入半导体层中的情况。尤其，掺杂也能够包括在半导体层的表面上形成包含掺杂材料的掺杂层的情况。尤其能够在半导体层掺杂以形成η型掺杂的或P型掺杂的半导体层时执行掺杂的区域的形成。
[0028]根据一个实施方式能够提出，设有多个掺杂的区域。所述掺杂的区域例如能够相同地或尤其不同地形成。尽管如此，所述掺杂的区域，即使其能够不同地形成、即尤其具有不同的掺杂浓度的话，还总是具有比的在相应掺杂的半导体层中的相应区域的紧邻的、即尤其直接邻接于所述掺杂的区域的周围更高的掺杂浓度。尤其多个掺杂的区域能够设置在η型掺杂的半导体层中。优选地，多个掺杂的区域能够设置在P型掺杂的半导体层中。
[0029]根据一个实施方式能够提出，相对于半导体层到生长衬底上的生长方向所述区域横向地伸展。因此尤其也就是说，所述区域相对于生长方向的横向扩展大于横展。掺杂的区域尤其具有矩形形状。优选地，掺杂的区域具有方体形状。方体的或矩形的棱边长度尤其能够为3 μπι。
[0030]根据一个实施方式能够提出，区域是η型掺杂的并且第二掺杂浓度是η型掺杂的半导体层的掺杂浓度。
[0031]根据一个实施方式，作为用于η型掺杂的掺杂材料或掺杂物能够提出下述掺杂物:硅(Si)。因此尤其也就是说，η型掺杂的区域和/或η型掺杂的半导体层掺杂有前述掺杂物。这种掺杂物尤其也能够称作η型掺杂物。关于η型掺杂物的掺杂浓度尤其也能够称作η型掺杂浓度。尤其附加地或替选地也能够设有本领域技术人员已知的其他η型掺杂物，例如锗(Ge)和/或砸(Se)和/或