[0068]在下文中对相同的特征使用相同的附图标记。
【具体实施方式】
[0069]图1示出光电子器件101。
[0070]光电子器件101包括载体103，所述载体例如能够形成为衬底、尤其形成为生长衬底。在载体103上施加半导体层序列105。半导体层序列105包括P型掺杂的半导体层107和η型掺杂的半导体层109。在η型掺杂的半导体层109和ρ型掺杂的半导体层107之间形成ρη结111，所述ρη结包括用于产生电磁辐射的有源区113。
[0071]光电子器件101是从载体103观察以下述顺序施加在所述载体上的半导体层序列105的各个半导体层:ρ型掺杂的半导体层107、ρη结111和η型掺杂的半导体层109。
[0072]在一个未示出的实施方式中能够提出，η型掺杂的半导体层109从载体103观察作为第一个施加。
[0073]在其他未示出的实施例中能够提出，半导体层序列105还具有其他层，尤其其他半导体层，例如镜层和/或用于接触η型和ρ型掺杂的半导体层的接触层。
[0074]提出的是，η型掺杂的半导体层包括掺杂的区域115，所述掺杂的区域在η型掺杂的半导体层109中形成。掺杂的区域115具有第一掺杂浓度，所述第一掺杂浓度大于在区域115的周围中的第二掺杂浓度，其中第二掺杂浓度对应于η型掺杂的半导体层109的掺杂浓度。即尤其也就是说，在掺杂的区域115中与η型掺杂的半导体层109相比设有更高的浓度的η型掺杂物。
[0075]此外，η型掺杂的半导体层109具有其他掺杂的区域117，所述区域设有第三掺杂浓度，所述第三掺杂浓度同样大于第二掺杂浓度。在此，其他掺杂的区域117延伸到ρη结111，使得以有利的方式在所述区域中形成内部的二极管、尤其齐纳二极管。
[0076]此外，η型掺杂的半导体层109还包括另一掺杂的区域119，所述区域具有第四掺杂浓度，所述第四掺杂浓度同样大于第二掺杂浓度。在此，所述η型掺杂的区域119从η型掺杂的半导体层109穿过包括有源区113的ρη结111伸展到ρ型掺杂的半导体层107中，使得其他η型掺杂的区域119将两个掺杂的半导体层107和109彼此连接。
[0077]通过设置这种掺杂的区域有利地减少沿反向方向观察在所述区域上的击穿电压，使得潜在的静电放电能够以有利的方式快速地经由所述区域流出。这有利地引起防止由于静电放电弓I起损坏的保护。
[0078]在未示出的实施方式中能够提出，能够由掺杂的区域115、117、119分别形成多个这种掺杂的区域。尤其，例如能够提出，设有所述区域115、117、119中的仅一种类型，即尤其仅设有区域115或仅设有区域117或仅设有区域119。
[0079]在另一未示出的实施方式中能够提出，对于η型掺杂的区域115、117、119附加或替选地，能够将相应的P型掺杂的区域设置在P型掺杂的半导体层107中。结合η型掺杂的区域115、117和119做出的实施方案尤其类似地适用于ρ型掺杂的半导体层107的ρ型掺杂的区域并且反之亦然。由此，经由P型掺杂的半导体层也能够实现静电充电电荷的流出。
[0080]图2示出用于制造光电子器件的方法的流程图。
[0081]根据步骤201将半导体层序列施加在载体上、尤其在衬底上、例如在生长衬底上。半导体层序列包括η型掺杂的和ρ型掺杂的半导体层。即尤其也就是说，根据步骤201在载体上施加η型掺杂的和ρ型掺杂的半导体层。
[0082]根据步骤203，通过施加η型和ρ型掺杂的半导体层形成ρη结，所述ρη结包括用于产生电磁辐射的有源区。
[0083]根据步骤205，至少一个η型掺杂的和ρ型掺杂的半导体层的区域设有掺杂材料，使得区域以第一掺杂浓度掺杂，所述第一掺杂浓度大于在包括该区域的半导体层中的该区域的周围中的第二掺杂浓度。
[0084]即尤其也就是说，例如η型掺杂的设有η型掺杂物，使得构成具有提高的η型掺杂的一个或多个区域。结合包括具有更高或更大掺杂浓度的η型掺杂的区域的η型掺杂的半导体层的实施方案类似地适用于P型掺杂的半导体层，所述P型掺杂的半导体层就此而言能够掺杂有P型掺杂物，使得在P型掺杂的半导体层中能够形成具有比P型掺杂的半导体层更高或更大的掺杂浓度的一个或多个区域。
[0085]图3不出另一光电子器件301。
[0086]光电子器件301包括具有ρ型掺杂的半导体层107和η型掺杂的半导体层109的半导体层序列105。为了概览，没有示出用于光电子器件301的载体。这种载体例如能够设置在P型掺杂的半导体层107的侧上或在η型掺杂的半导体层109的侧上。为了概览，同样没有示出包括有源区的Pn结。
[0087]光电子器件301具有三个掺杂的区域117，所述区域在η型掺杂的半导体层109中形成，其中所述掺杂的区域117是η型掺杂的并且具有比η型掺杂的半导体层109更大的掺杂浓度。所述掺杂的区域117横向地在η型掺杂的半导体层109中伸展并且接触ρ型掺杂的半导体层109。
[0088]由于这种掺杂的区域117的设置，在一定程度上内部的二极管在半导体层序列105中形成。这以符号的方式借助于相应的电路标记绘出，所述电路标记具有附图标记305，在此具体是二极管电路标记。为了与其进行比较，电路标记设有附图标记303，使得同样是二极管电路标记。所述二极管电路标记303在η型掺杂的半导体层109和ρ型掺杂的半导体层107之间绘出，在那里没有设有掺杂的区域117。二极管电路标记303比二极管电路标记305更大地绘出。这因此因为在造成击穿之前在此必须施加更大的击穿电压。
[0089]两个二极管303和305的所述不同的击穿特性在图3中的图形中示出。绘制的是关于电压U的电流I。二极管305的特征曲线具有附图标记307。二极管303的特征曲线具有附图标记309。可见的是，具有提高的η型掺杂的区域、即区域117具有更小的击穿电压。
[0090]图4和5示出在制造的不同时间点的另一光电子器件401。
[0091]在图4中示出包括η型掺杂的半导体层109和ρ型掺杂的半导体层107的半导体层序列105。此外已经在半导体层序列105中形成凹部403、也称作通孔。通孔403例如能够被刻蚀。通孔403伸展穿过ρ型掺杂的半导体层107和η型掺杂的半导体层109。
[0092]然后在所述通孔403中引入η型掺杂物，这在图5中示例地或以符号的方式用具有附图标记501的箭头示出。通过引入这种掺杂物、在此尤其是η型掺杂物，与通孔403相邻地在η型掺杂的半导体层109中形成的区域设有更高的η型掺杂。因此，在η型掺杂的半导体层109中构成直接与通孔403相邻地伸展的η型掺杂的区域117。
[0093]此外，光电子器件401具有半导体层序列105的露出的外面，所述外面也能够表示为棱边、尤其表示为台面棱边405。在所述露出的外面上、尤其所述台面棱边405上同样能够将η型掺杂物引入η型掺杂的半导体层109中，使得在η型掺杂的半导体层109的所述区域中也形成η型掺杂的区域117，所述η型掺杂的区域具有比η型掺杂的半导体层109更大的掺杂浓度。
[0094]η型掺杂物的施加尤其能够引起，在外面上形成η型掺杂层，所述η型掺杂层随后形成掺杂的区域。类似的适用于P型掺杂物。
[0095]尽管图4和5示出光电子器件401，即在η型掺杂的半导体层109中设有具有提高的η型掺杂的区域，那么例如能够提出，对于η型掺杂的半导体层109的η型掺杂的区域117附加或替代地，具有提高ρ型掺杂的相应的区域能够设在ρ型掺杂的半导体层107中。
[0096]图6至9示出在制造的不同时间点的另一光电子器件601。
[0097]图6示出包括载体103的光电子器件601，所述载体例如能够形成为衬底、尤其形成为生长衬底。在衬底103上施加有η型掺杂的半导体层109，其中η型掺杂的半导体层具有缺陷，在此V坑603。这种V坑603表示沿生长方向605、在此用具有相应的附图标记的箭头表示的、敞开的六边形的晶体缺陷。这种缺陷沿生长方向605总是变化进而在横截面中能识别为“V”。
[0098]为了概览，也相应地在图6中绘制V坑603的三维视图。即尤其也就是说，半导体层109具有在横截面中V型的晶体缺陷。在一个未示出的实施方式中能够提出，能够形成多个这种V坑603，其尤其能够相同地或例如不同地形成。
[0099]在V坑603中例如能够引入η型掺杂物，使得如图7示出，在V坑603中形成η型掺杂的区域117，所述区域施加在η型掺杂的半导体层109上。由此，η型掺杂的半导体层109具有设有与半导体层109的掺杂浓度相比提高的η型掺杂的区域。V坑603的填充尤其能够引起，η型掺杂物渗入或扩散到η型掺杂的半导体层109中并且在η型掺杂的半导体层109中形成相应更高掺杂的区域。类似地适用于P型掺杂物。
[0100]根据图7，V坑603仅部分地用η型掺杂物填充。在一个未示出的实施方式中能够提出，V坑603完整地或完全