半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置。
【背景技术】
[0002]以往，在产业用逆变器中，作为构成电力变换用桥式电路的IGBT(绝缘栅型双极晶体管)等在开关元件的栅极驱动中使用的半导体元件，公知有将输入侧和输出侧电绝缘的变压器和/或光电耦合器。另外，近年来，主要在低容量的逆变器用途中，为了低成本化，可使用不将输入侧和输出侧电绝缘的高耐压IC(HVIC，高压集成电路)(例如，参照下述非专利文献I)。
[0003]为了用低成本制造高耐压1C，可以使用廉价的块状基板，且适于利用了不需要特别的元件分离工艺的自分离技术的IC工艺。对于通过该自分离型IC工艺制作(制造)的高耐压1C，例如在下述非专利文献I中进行了公开。对通过自分离型IC工艺制作的高耐压IC的结构进行说明。图9是示意地表示现有的高耐压IC的平面结构的俯视图。图10是表示沿图9的切割线AA-AA'的截面结构的截面图。图11是表示图10的高耐压IC的等效电路的电路图。
[0004]如图9、10所示，通常，高耐压IC 200具备高侧驱动电路210、电平转换器214、控制电路215。高侧驱动电路210具备栅极驱动电路、电平转换电阻等。高侧驱动电路210配置在高侧区220。高侧区220的周围被高耐压分离区224包围。高侧区220通过高耐压分离区224而与低侧区225电分离。电平转换器214配置在高耐压分离区224。在VB端子与电平转换器214之间连接有电平转换电阻217。
[0005]高耐压分离区224的周围被低侧区225包围。在低侧区225配置有控制高侧驱动电路210的控制电路215。低侧区225是除了高侧区220、高耐压分离区224和电平转换器214以外的部分。构成高侧驱动电路210的栅极驱动电路包括高侧一侧的P沟道MOSFET(绝缘栅型场效应晶体管，以下称为PM0S) 212与η沟道MOSFET (以下称为NM0S)213以互补的方式连接的CMOS (互补型M0S)电路。
[0006]在利用自分离型IC工艺制作的高耐压IC中，在选择性地设置于P块状基板201表面层的η扩散区202，形成高侧驱动电路210的横向型的PMOS 212。在η扩散区202的内部以较浅的深度设置P扩散区203，在该P扩散区203形成横向型的NMOS 213。η扩散区202与成为高侧驱动电路210的最高电位的VB端子连接。P扩散区203与成为高侧驱动电路210的最低电位的VS端子连接。VB端子-VS端子之间的电位差是作为高侧驱动电路210的电源电压的例如15V左右。
[0007]在P块状基板201的表面层的η扩散区202的外侧，在低侧区225内设有ρ区204。ρ块状基板201和ρ区204与接地电位(例如0V)的GND端子连接。在η扩散区202与ρ区204之间设有构成高耐压分离区224的η低浓度扩散区205。在高侧区220的电位升高到与低侧区225相比为600V以上的高电压时，通过使η低浓度扩散区205与ρ区204之间的ρη结反向偏置，从而使η低浓度扩散区205耗尽化，保持横向(与基板主面平行的方向)的耐压。
[0008]如图11所示，高耐压IC 200例如与电力变换用桥式电路连接，驱动构成电力变换用桥式电路的一相的第一 MOSFET 101、第二 MOSFET 102。第一 MOSFET 101、第二 MOSFET102在高压的主电源(正极侧)Vdc与作为该主电源的负极侧的接地电位GND之间以串联的方式连接。VS端子与第一 MOSFET 101和第二 MOSFET 102的连接点105连接。连接点105是由第一MOSFET 101、第二MOSFET 102构成的桥式电路的输出点。符号103、104是FWD (回流二极管)。
[0009]以驱动电力变换用桥式电路的高侧一侧的第一 MOSFET 101的情况为例对高耐压IC 200的工作进行说明。对于高侧驱动电路210而言，将连接了 VS端子的连接点105的电位作为基准电位VS，以基准电位VS与作为高侧驱动电路210的最高电位的电源电位VB之间的电位进行工作。在使用自举电路时，高侧驱动电路210的电源电位VB仅比基准电位VS高出自举电容器的电压。控制电路215将接地电位GND作为基准而进行工作，使第一MOSFET 101生成用于导通/关断的GND基准的导通/关断控制用信号。
[0010]该GND基准的导通/关断控制用信号通过电平转换器214变换成VS基准的导通/关断控制用信号，并向高侧驱动电路210传送。输入到高侧驱动电路210的导通/关断信号经由栅极驱动电路211输入到第一 MOSFET 101的栅极。基于该导通/关断信号来导通/关断第一 MOSFET 1l0这样，通过基于来自经由电平转换器214传送的控制电路215的导通/关断信号来导通/关断第一 MOSFET 101，从而与第二 MOSFET 102的导通/关断进行组合，由此使VS端子的电位在OV(GND)?几百V(Vdc)之间变动。
[0011]作为这样的现有的高耐压1C，提出了一种装置，S卩，通过代替现有的ρ扩散区及其周边的降低表面电场区(Resurf reg1n)而使电平转换用η沟道MOSFET与分岛区之间的高耐压分离区成为在基板正面露出由P型基板构成的P型基板区(或P扩散层)的区，从而能够在不使制造成本增加的情况下实现小型化(例如，参照下述专利文献I)。在下述专利文献I中，将通过高耐压分离区分割的η扩散区间的电位差用作电平转换时的信号电压。因此，将通过高耐压分离区分割的一个η扩散区(分岛区)作为电源电位，将另一个η扩散区作为电平转换用η沟道MOSFET的漏电位。电平转换用η沟道MOSFET的漏电位在电平转换用η沟道MOSFET处于关断状态时成为高耐压IC的电源电位，在电平转换用η沟道MOSFET处于导通状态时成为仅比电源电位低出将电平转换电阻与电平转换用η沟道MOSFET的电流值相乘而得的电压值的电位。
[0012]另外，作为现有的高耐压1C，提出了如下装置。在P型硅基板上设有被P阱区包围的η区、与漏极连接的漏η+区、与漏η+区分离而包围漏η+区的ρ基区以及配置在ρ基区内部的源η+区。η区通过贯通η区而到达ρ型硅基板的ρ区被分离成第一 η区和第二η区。在第一 η区设有漏η +区。第一 η区具有悬浮电位(例如，参照下述专利文献2)。
[0013]现有技术文献
[0014]专利文献
[0015]专利文献1:日本特开第3917211号公报
[0016]专利文献2:日本特表2012-519371号公报
[0017]非专利文献
[0018]非专利文献1:亍4—.7夕匕歹(T.FUJIHIRA)，外4名，7° 口示一寸、少才7、、二 I—?、y 3 氺夕夕二、:/ 夕7 才—,、? -求)U τ —夕 ICr s (Proposal of
New Interconnect1n Technique for Very High-Voltage ICr s), v- Λ7 ——久、夕亇一于少才 7、、T7 7。歹彳卜'、7 4 夕夕只(Japanese Journal of Applied Physics)，1996年 11 月，第 35 卷(第一版)，第 11 号，p.5655-5663
[0019]非专利文献2:夕3于寸V.T7久、厶只(Jonathan Adams)，〃控制IC用自举电路部件的选择”，[online]，? y夕一于'> a ^ ；!/.>夕亍477彳7—>株式会社(Internat1nal Rectifier Japan)，[平成 25 年 6 月 10 日检索]，网络 < http://www.1rf-japan, com/technical-1nfo/designtp/dt98-2j.pdf >
【发明内容】
[0020]技术问题
[0021]然而，在通过自分离型IC工艺制作的高耐压IC 200中，在高侧区220内形成将PMOS 212的P+扩散区作为发射极、将η扩散区202作为基极、将ρ块状基板201作为集电极的寄生ρηρ双极晶体管和/或将ρ扩散区203作为发射极、将η扩散区202作为基极、将P块状基板201作为集电极的寄生ρηρ双极晶体管218。将PMOS 212的ρ +扩散区作为发射极、将η扩散区202作为基极、将ρ块状基板201作为集电极的寄生ρηρ双极晶体管由于成为基极的η扩散区202的深度深，所以hFE (直流电流放大系数)小，不易发生热失控。
[0022]与此相对，寄生ρηρ