晶体管及其制造方法与流程

本公开涉及半导体集成电路器件制造领域，更具体地，涉及一种晶体管及其制造方法。

背景技术：

碳纳米管(carbonnanotube,cnt)具有高速、低功耗等方面的优点，被认为是未来最佳的构建场效应晶体管的沟道材料之一。

在现有技术中，制作碳纳米管晶体管时，例如采用溅射、蒸镀的方法自上而下地在碳纳米管表面沉积源漏金属。在沉积过程中，由于二次溅射效应，导致了接触电极区域无法完美填充，从而出现影响器件性能的孔洞。

当采用自对准工艺沉积源漏金属时，该沉积过程不可避免的同时发生在源漏区域、栅以及侧墙上。对于硅基器件而言，源漏金属经过退火可以与硅衬底形成硅化物材料，经过后续的湿法清洗工艺将侧墙表面上沉积的源漏金属去除掉。而对于碳纳米管器件来说，当使用类似于溅射、蒸镀等沉积手段沉积源漏金属时，沉积在栅与侧墙上的金属不能被完全去除，从而污染了侧墙，增加了寄生电容。

当采用非自对准工艺沉积源漏金属时，虽然可以避免侧墙被污染的问题，但是由于二次溅射效应导致的孔洞问题却无法避免，此外，采用非自对准工艺沉积源漏金属，会导致器件整个封装占用空间(footprint)过大。

因此，需要进一步改进碳纳米管器件源漏接触的制造工艺，同时解决孔洞问题、源漏金属的侧墙沉积问题以及器件占用空间过大的问题。

技术实现要素：

有鉴于此，本发明提供了一种晶体管及其制造方法，通过将栅叠层结构作为掩模，并采用电镀工艺选择性的在碳纳米管表面的源漏区自下而上生长导电材料形成电接触，同时解决了孔洞问题、源漏金属的侧墙沉积问题以及器件占用空间过大的问题。

根据本发明的一方面，提供了一种晶体管的制造方法，包括：在衬底上形成碳纳米管；在所述碳纳米管上形成栅叠层结构；以及在所述碳纳米管上形成电接触，其中，形成所述电接触的步骤包括：采用电镀工艺在所述碳纳米管的表面生长导电材料，在电镀过程中，所述栅叠层结构作为掩模。

优选地，在形成所述电接触之前，还包括形成覆盖所述栅叠层结构的保护结构，所述保护结构包括绝缘材料。

优选地，形成所述栅叠层结构的步骤包括：形成覆盖所述碳纳米管的栅极电介质；在所述栅极电介质上形成栅极导体；对所述栅极导体进行图案化；以及去除部分所述栅极电介质以暴露部分所述碳纳米管，其中，所述栅极电介质包括iiib族元素的氧化物，在图案化所述栅极导体时，所述栅极电介质作为停止层。

优选地，所述栅极电介质的材料包括氧化钇。

优选地，所述图案化包括采用刻蚀工艺去除部分所述栅极导体，刻蚀剂包括氟基气体。

优选地，形成所述保护结构的步骤包括：在所述栅极导体上形成掩模层；形成覆盖所述掩模层、所述栅极导体以及所述栅极电介质的氧化层；形成覆盖所述氧化层的保护层；以及刻蚀所述掩模层、所述氧化层以及所述保护层，其中，所述刻蚀在所述保护层形成侧墙形貌时停止，剩余所述掩模层、所述氧化层以及所述保护层构成所述保护结构。

优选地，采用氟基与氯基气体刻蚀所述掩模层、所述氧化层以及所述保护层。

优选地，去除部分所述栅极电介质的步骤包括：采用氯基气体将所述氧化物转变成氯化物；以及将所述氯化物溶解于溶剂中。

优选地，在形成所述电接触之后，还包括：形成覆盖所述电接触与所述保护结构的层间介质层；去除部分所述层间介质层与部分保护层以暴露所述栅极导体；以及贯穿所述层间介质层形成与所述电接触接触的电连接结构。

优选地，所述导电材料包括钯、钪、钇、铝、钛、金、钼、铂、钾以及钙中的一种或组合。

根据本发明的另一方面，提供了一种晶体管，利用如上所述的制造方法形成。

根据本发明提供的晶体管及其制造方法，通过采用电镀的方法在碳纳米管的表面自下而上生长导电材料，从而解决了沉积工艺中的孔洞问题。由于在电镀过程中，将栅叠层结构自身作为掩模，采用自对准工艺在碳纳米管的源漏接触区域形成电接触，解决了器件占用空间过大的问题。

进一步的，通过形成覆盖栅叠层结构的绝缘保护结构，在电镀过程中，碳纳米管的源漏区域被暴露在电镀液中，而栅极区域被栅叠层结构与保护结构覆盖，仅有暴露在电镀液中碳纳米管导电，因此可以避开保护结构与栅叠层结构，选择性的将导电材料形成在碳纳米管的源漏区域。

与现有技术相比，本申请提供的这种自下而上的选择性生长方式可以避免栅和栅侧墙的沉积效应，极大地降低了工艺复杂度和成本。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。

图1示出了本发明实施例的晶体管的结构示意图。

图2a至图2i示出了本发明实施例制造晶体管的方法在各个阶段的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体器件。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

图1示出了本发明实施例的碳纳米管晶体管的结构示意图。

如图1所示，本发明实施例的晶体管包括：衬底101、碳纳米管110、栅叠层结构120、包括源极接触结构130与漏极接触结构140在内的电接触、氧化层103、侧墙104、层间介质层106以及多个电连接结构160。

碳纳米管110位于衬底101上。栅叠层结构120覆盖部分碳纳米管110，其中，栅叠层结构120包括栅极电介质121与栅极导体，栅极电介质121位于碳纳米管110表面。栅极导体包括功能层122与引出层123，依次堆叠在栅极电介质121上，从而覆盖部分栅极电介质121。栅极电介质121未被栅极导体覆盖的表面被氧化层103覆盖，并且氧化层103还覆盖栅极导体的侧壁。侧墙104位于栅极导体的两侧并与氧化层103接触。源极接触结构130与漏极接触结构140覆盖至少部分碳纳米管110，并且分别位于栅叠层结构120两侧、侧墙104的外侧。层间介质层106覆盖碳纳米管110、侧墙104、源极接触结构130以及漏极接触结构140。多个电连接结构160贯穿层间介质层106分别与源极接触结构130、漏极接触结构140接触。

在一些实施例中，衬底101包括位于支撑衬底上的绝缘层。其中，支撑衬底主要起支撑作用，材料可以是硅、蓝宝石衬底、石英、玻璃、氧化铝等硬质绝缘材料，以及任何能够承载碳纳米管材料的衬底，只要非常平整、均匀性好即可。本实施例中以硅材料作为衬底，不作特别限定。绝缘层的材料包括氧化硅、氮化硅，以及pet、pen、聚酰亚胺等耐高温柔性绝缘材料。

在本实施例中，栅极电介质121的材料包括iiib族元素的氧化物，优选为氧化钇。在另一些实施例中，栅极电介质121的材料包括氧化硅、氮氧化硅、高k(high-k)电介质材料中的一种或组合。栅极导体为金属导体，其中，功能层122的材料包括但不限于氮化钛，引出层123的材料包括钨、钴、铜、铝等金属材料。氧化层103的材料包括但不限于氧化硅。侧墙104的材料包括但不限于氮化硅。层间介质层106的材料包括氧化硅、低k(low-k)电介质材料或者其他绝缘材料，电连接结构160的材料包括钨、钴、铜、铝等金属材料。

然而本发明实施例并不限于此，本领域技术人员可根据需要对栅叠层结构120、氧化层103、侧墙104以及层间介质层106的材料进行其他设置。

在本实施例中，碳纳米管晶体管为n型mosfet时，源极接触结构130与漏极接触结构140的材料包括钪、钇、铝、钛、金、铂、钼、钾、钙等或其合金材料或其复合材料，碳纳米管晶体管为p型mosfet时，源极接触结构130与漏极接触结构140的材料包括钯、铝、钛、金、铂、钼、钾、钙等或其合金材料或其复合材料。

然而本发明实施例并不限于此，本领域技术人员可根据需要对源极接触结构130与漏极接触结构140的材料进行其他设置。

图2a至图2i示出了本发明实施例制造晶体管的方法在各个阶段的截面图。

本发明实施例的方法开始于衬底101，先在衬底101上形成碳纳米管110，然后在碳纳米管110上依次堆叠栅极电介质121、用于形成栅极导体的功能层122与引出层123、掩模层102，最后在掩模层102上涂布光刻胶10，如图2a所示。

在一些实施例中，衬底101包括位于支撑衬底上的绝缘层。其中，支撑衬底的材料主要起支撑作用，可以是硅、蓝宝石衬底、石英、玻璃、氧化铝等硬质绝缘材料，以及任何能够承载碳纳米管材料的衬底，只要非常平整、均匀性好即可。本实施例中以硅材料作为衬底，不作特别限定。绝缘层的材料包括氧化硅、氮化硅，以及pet、pen、聚酰亚胺等耐高温柔性绝缘材料。然而本发明实施例并不限于此，本领域技术人员可根据需要对支撑衬底与绝缘层的材料进行其他设置。

在本实施例中，栅极电介质121的材料包括iiib族元素的氧化物，优选为氧化钇。在另一些实施例中栅极电介质121的材料包括为氧化硅、氮氧化硅、高k(high-k)电介质材料。栅极导体为金属导体，其中，功能层122的材料包括但不限于氮化钛，引出层123的材料包括钨、钴、铜、铝等金属材料。掩模层102的材料包括但不限于氧化硅。光刻胶10优选为氢硅倍半环氧乙烷(hydrogensilsesquioxane,hsq)，厚度优选为100nm。

在该步骤中，当光刻胶涂布好之后，采用电子束光刻工艺对光刻胶进行图案化，从而定义出栅极区域。

然而本发明实施例并不限于此，本领域技术人员可根据需要对栅叠层结构120的材料进行其他设置，例如当采用前栅极工艺时，则假栅电极可采用非晶硅、多晶硅等材料。

进一步的，对栅极导体进行图案化，将栅极导体限定在定义出的栅极区域中，如图2b所示。

在该步骤中，例如采用感应耦合等离子体刻蚀(inductivelycoupledplasmaetch,icpe)工艺去除部分栅极导体，刻蚀剂包括氟基电感耦合等离子体(f-basedicp)，由于本实施例的栅极电介质121的材料包括氧化钇，相对与栅极导体具有较高的刻蚀选择性，因此在刻蚀栅极导体时，栅极电介质121可以作为停止层，保护碳纳米管110不被刻蚀剂损伤。

进一步的，形成覆盖掩模层102、栅极导体以及栅极电介质121的氧化层103，如图2c所示。

在该步骤中，氧化层103共形地包覆在栅极电介质121的表面、掩模层102的表面以及功能层122、引出层123和掩模层102的侧壁。在本实施例中，氧化层103的材料包括氧化硅，厚度优选为3nm。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对氧化层103材料与厚度进行其他设置。

进一步的，形成覆盖氧化层103的保护层104，如图2c所示。

在该步骤中，例如采用等离子体增强化学的气相沉积(plasmaenhancedchemicalvapordeposition,pecvd)工艺、低压力化学气相沉积(lowpressurechemicalvapordeposition,lpcvd)工艺形成保护层104。在本实施例中，保护层104的材料包括氮化硅，厚度优选为50nm。

进一步的，刻蚀保护层104、氧化层103以及掩模层102，使得保护层形成侧墙形貌，如图2d所示。

在该步骤中，例如采用感应耦合等离子体刻蚀icpe工艺去除部分保护层104、氧化层103以及、掩模层102以及栅极电介质121，刻蚀剂包括氟基与氯基电感耦合等离子体(f-based&cl-basedicp)。通过调试刻蚀的工艺参数，包括：反应压力、反应时间、反应温度、反应速度、射频功率、气体或液体流量等的一种或多种，控制刻蚀在保护层形成侧墙形貌时停止。在本实施例中，剩余的掩模层102、氧化层103以及保护层104(侧墙)构成保护结构覆盖在栅叠层结构的表面，当f-based&cl-basedicp与暴露的栅极电介质121接触后，氧化钇材料发生氯化反应形成氯化钇，经水或其他有机溶液将氯化物溶解从而暴露部分碳纳米管110。利用氯化钇极易溶于水或乙醇的性质，可以保证碳纳米管110不被损伤、污染的情况下，将暴露的栅极电介质121去除。

进一步的，在碳纳米管110表面形成电接触，包括源极接触结构与漏极接触结构。在该步骤中，先采用电镀工艺在碳纳米管110表面生长导电材料形成源漏区域的电接触，之后还会采用合适的工艺将器件之间某些区域的接触金属完全去除，以实现器件间的绝缘，否则将使得器件发生短路。

具体的，先将器件浸泡在包含有预镀金属的盐类溶液中，盐类溶液包含大量的预镀金属离子1051，如图2e所示。然后以碳纳米管110作为电极，通过电解作用，使电镀液中预镀金属离子1051转化成导电材料1052并在碳纳米管110表面沉积出来，如图2f所示。由于在电镀过程中，栅叠层结构作为掩模，并且栅叠层结构被保护层150覆盖，构成保护层150的材料为绝缘材料，因此在电镀过程中，仅有导电的碳纳米管110表面才会自下而上生长导电材料105，而保护层150是绝缘的，不会被导电材料105覆盖，从而达到了选择性生长的目的，既避免了栅和栅侧墙的沉积效应，也极大地降低了工艺复杂度和成本。之后例如采用光刻和刻蚀工艺去除部分碳纳米管110上的导电材料，形成如图2g所示的源极接触结构130与漏极接触结构140。

在本实施例中，碳纳米管晶体管为n型mosfet时，源极接触结构130与漏极接触结构140的材料包括钪、钇、铝、钛、金、铂、钼、钾、钙等或其合金材料或其复合材料，碳纳米管晶体管为p型mosfet时，源极接触结构130与漏极接触结构140的材料包括钯、铝、钛、金、铂、钼、钾、钙等或其合金材料或其复合材料。

然而本发明实施例并不限于此，本领域技术人员可根据需要对源极接触结构130与漏极接触结构140的材料进行其他设置。

进一步的，覆盖碳纳米管110、源极接触结构130、漏极接触结构140以及保护结构150形成层间介质层106，如图2h所示。

在该步骤中，例如采用pecvd工艺、旋涂(spin-on)工艺形成层间介质层106，其中，与栅极结构对应的层间介质层106两侧与源漏接触结构对应的部分。在本实施例中，层间介质层106的材料包括氧化硅、低k(low-k)电介质材料或者其他绝缘材料。

然而本发明实施例并不限于此，本领域技术人员可根据需要对层间介质层106的材料进行其他设置。

进一步的，去除掩模层与部分层间介质层106以暴露栅极导体，如图2i所示。

在该步骤中，例如采用icpe工艺刻蚀层间介质层106，刻蚀剂包括氟基电感耦合等离子体(f-basedicp)，通过调试刻蚀的工艺参数，包括：反应压力、反应时间、反应温度、反应速度、射频功率、气体或液体流量等的一种或多种，控制刻蚀在去除掩模层后完全暴露引出层123时停止。

在本实施例中，虽然氧化层103与侧墙104也会被刻蚀一部分，但在刻蚀结束后，氧化层103与侧墙104依然会覆盖在栅极导体的侧壁，保护栅极导体，并且引出层123高于层间介质层106与源漏接触结构对应的部分。

进一步的，贯穿层间介质层106形成与源极接触结构130和漏极接触结构140接触的多个电连接结构160，图1所示。

在形成多个电连接结构160后，采用icpe工艺对多个电连接结构160进行刻蚀，使得多个电连接结构160表面下凹。其中，刻蚀剂包括(f-basedicp)。

由于栅极中的引出层123高于电连接结构160，并且栅极导体的侧壁均被氧化层102、侧墙103、以及层间介质层106保护，从而防止了电连接结构160与栅极导体之间发生击穿问题。

根据本发明提供的晶体管及其制造方法，通过采用电镀的方法在碳纳米管的表面自下而上生长导电材料，从而解决了沉积工艺中的孔洞问题。由于在电镀过程中，将栅叠层结构自身作为掩模，采用自对准工艺在碳纳米管的源漏接触区域形成电接触，解决了器件占用空间过大的问题。

进一步的，通过形成覆盖栅叠层结构的绝缘保护结构，在电镀过程中，碳纳米管的源漏区域被暴露在电镀液中，而栅极区域被栅叠层结构与保护结构覆盖，仅有暴露在电镀液中碳纳米管导电，因此可以避开保护结构与栅叠层结构，选择性的将导电材料形成在碳纳米管的源漏区域。

与现有技术相比，本申请提供的这种自下而上的选择性生长方式可以避免栅和栅侧墙的沉积效应，极大地降低了工艺复杂度和成本。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。