一种静电释放电路、阵列基板、显示面板及显示装置的制作方法

本发明实施例涉及显示技术，尤其涉及一种静电释放电路、阵列基板、显示面板及显示装置。

背景技术：

在薄膜晶体管(thinfilmtransistor，tft)显示屏的生产、测试和运输过程中，因摩擦或者接触等原因，会产生瞬时高达千伏的静电。由于显示屏的玻璃为绝缘体，静电在显示屏内部容易导致短路，因此设计静电放电(electro-staticdischarge，esd)防护电路十分有必要。

技术实现要素：

本发明实施例提供一种静电释放电路、阵列基板、显示面板及显示装置，该静电释放电路具有良好的静电防护功能，可以有效防止静电导致电路损坏，提升电路的可靠性，且具有良好的稳定性。

第一方面，本发明实施例提供一种静电释放电路，包括：

第一晶体管、第二晶体管、第一开关单元和第二开关单元；

所述第一晶体管的第一端与第一电平线电连接；所述第一晶体管的第二端与信号线电连接；所述第一晶体管的控制端与所述第一开关单元的第一端电连接；所述第一开关单元的第二端与所述第一电平线电连接；所述第一开关单元的控制端与所述信号线电连接；所述第一开关单元导通时，所述第一晶体管将所述信号线上积累的电荷释放到所述第一电平线；

所述第二晶体管的第一端与所述信号线电连接；所述第二晶体管的第二端与第二电平线电连接；所述第二晶体管的控制端与所述第二开关单元的第一端电连接；所述第二开关单元的第二端与所述信号线电连接；所述第二开关单元的控制端与所述第二电平线电连接；所述第二开关单元导通时，所述第二晶体管将所述信号线上积累的电荷释放到所述第二电平线。

第二方面，本发明实施例还提供一种阵列基板，包括上述任意一种静电释放电路。

第三方面，本发明实施例还提供一种显示面板，包括上述任意一种阵列基板。

第四方面，本发明实施例还提供一种显示装置，包括上述显示面板。

本发明实施例提供的静电释放电路，通过在第一晶体管的第一端与控制端之间设置第一开关单元，在第二晶体管的第一端与控制端之间设置第二开关单元，在信号线上未积累静电时，第一开关单元和第二开关单元均处于关闭状态，可以避免第一晶体管和第二晶体管的控制端长时间处于电压偏置状态，避免第一晶体管和第二晶体管性能劣化，提高静电释放电路的稳定性。

附图说明

图1为本发明实施例提供的一种静电释放电路的结构示意图；

图2为本发明实施例提供的另一种静电释放电路的结构示意图；

图3和图4分别为本发明实施例提供的又一种静电释放电路的结构示意图；

图5为本发明实施例提供的一种阵列基板的局部结构示意图；

图6为沿图5中剖线aa'的一种剖面结构示意图；

图7为沿图5中剖线aa'的另一种剖面结构示意图；

图8为本发明实施例提供的另一种阵列基板的局部结构示意图；

图9为沿图8中剖线bb'的一种剖面结构示意图；

图10为本发明实施例提供的又一种阵列基板的局部结构示意图；

图11为沿图10中剖线cc'的一种剖面结构示意图；

图12为沿图10中剖线dd'的一种剖面结构示意图；

图13为本发明实施例提供的又一种静电释放电路的结构示意图；

图14为本发明实施例提供的又一种阵列基板的局部结构示意图；

图15为沿图14中剖线ee'的一种剖面结构示意图；

图16为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

现有技术中，用多晶硅半导体制作的tft已得到广泛应用。申请人在研究静电防护电路时发现，在tft的栅极串联一个多晶硅薄膜电阻能提升esd的疏通能力，但由于esd防护电路中作为电阻的多晶硅薄膜阻值小，电阻的分压效果低，所以tft的栅极长期处于正负偏压的条件下，造成tft的特性劣化，影响esd的防护性能。

有鉴于此，本发明提供了一种静电释放电路结构，请参考图1，图1所示为本发明实施例提供的一种静电释放电路的结构示意图。本实施例提供的静电释放电路包括：第一晶体管10、第二晶体管20、第一开关单元30和第二开关单元40；第一晶体管10的第一端10a与第一电平线50电连接；第一晶体管10的第二端10b与信号线60电连接；第一晶体管10的控制端10c与第一开关单元30的第一端30a电连接；第一开关单元30的第二端30b与第一电平线50电连接；第一开关单元30的控制端30c与信号线60电连接；第一开关单元30导通时，第一晶体管10将信号线60上积累的电荷释放到第一电平线50；第二晶体管20的第一端20a与信号线60电连接；第二晶体管20的第二端20b与第二电平线70电连接；第二晶体管20的控制端20c与第二开关单元40的第一端40a电连接；第二开关单元40的第二端40b与信号线60电连接；第二开关单元40的控制端40c与第二电平线70电连接；第二开关单元40导通时，第二晶体管40将信号线70上积累的电荷释放到第二电平线70。

可以理解的是，本发明实施例提供的静电释放电路可以用于显示面板中，例如设置在显示面板边缘的非显示区，用于将显示面板内部的信号线上产生的静电导出到接地端子等部分，防止静电对显示面板内电路的损坏。可选的，信号线包括显示面板的数据信号线或扫描信号线。示例性的，当第一电平线50上的电压高于第二电平线上70的电压时，当信号线60上无静电电荷积累时，信号线60上的电压处于第一电平线50和第二电平线70的电压之间，此时第一晶体管10、第二晶体管20、第一开关单元30和第二开关单元40均处于关闭状态；当信号线60上由于静电积累正电荷时，信号线60上的电压会升高，当信号线60上积累的正电荷足够多时，信号线60和第一电平线50之间的电压差会使第一开关单元30导通，第一电平线50的电压加载到第一晶体管10的控制端10c，进而第一晶体管10导通，信号线60积累的正电荷通过第一晶体管10导入第一电平线50以实现正电荷释放。类似地，当信号线60上由于静电积累负电荷时，信号线60上的电压会降低，当信号线60上积累的负电荷足够多时，信号线60和第二电平线70之间的电压差会使第二开关单元40导通，第二电平线70的电压加载到第二晶体管20的控制端20c，进而第二晶体管20导通，信号线60积累的负电荷通过第二晶体管20导入第二电平线70以实现正电荷释放。而且由于第一开关单元30和第二开关单元40的设置，当不需要静电释放时，第一开关单元30和第二开关单元40关闭，第一晶体管10的控制端10c和第二晶体管20c不会长时间处于电压偏置状态下导致晶体管阈值偏移，有利于提升静电释放电路的稳定性及寿命。

本发明实施例提供的静电释放电路结构，当第一开关单元导通时，第一晶体管将信号线上积累的电荷释放到第一电平线；当第二开关单元导通时，第二晶体管将信号线上积累的电荷释放到第二电平线。通过在第一晶体管的第一端与控制端之间设置第一开关单元，在第二晶体管的第一端与控制端之间设置第二开关单元，在信号线上未积累静电时，第一开关单元和第二开关单元均处于关闭状态，可以避免第一晶体管和第二晶体管的控制端长时间处于电压偏置状态，避免第一晶体管和第二晶体管性能劣化，提高静电释放电路的稳定性。

在上述实施例的基础上，图2所示为本发明实施例提供的另一种静电释放电路的结构示意图。参考图2，可选的，第一晶体管10以及第二晶体管20均为p型晶体管；第一开关单元30包括至少一个n型晶体管，第二开关单元40包括至少一个n型晶体管。

需要说明的是，图2中示例性地示出第一开关单元30和第二开关单元40分别包括一个n型晶体管31和41，其并不是对本发明的限定。

示例性的，图2所示的实施例中以第一电平线50的电压高于第二电平线70的电压为例，第一晶体管10的第一端10a为漏极，第二端10b为源极，控制端10c为栅极，第二晶体管20的第一端20a为漏极，第二端20b为源极，控制端20c为栅极，n型晶体管31的第一端31a为漏极，第二端31b为源极，控制端31c为栅极，n型晶体管41的第一端41a为漏极，第二端41b为源极，控制端41c为栅极。可以理解的是，晶体管根据初始情况是否存在导电沟道分为增强型晶体管和耗尽型晶体管，由于耗尽型晶体管在各电极未施加电压时即存在导电沟道，关断时需要在栅极一直施加合适的电压，因此本实施例中的晶体管均选用增强型晶体管。此外，从薄膜晶体管的制作角度考虑，漏极和源极的结构完全相同，可以互换使用。

以下以图2中所示的静电释放电路介绍本实施例的静电释放原理：

本实施例中，设置第一电平线50的电压(用vgh表示)高于第二电平线70的电压(用vgl表示)，信号线60的电压用vesd表示，当信号线60上积累正电荷时，vesd逐渐升高，当vesd-vgh(n型晶体管31栅极31c和源极31b之间的电压)大于n型晶体管31的导通阈值时，n型晶体管31导通，第一晶体管10的栅极10c的电压升至vgh，由于第一晶体管10为p型晶体管，其阈值电压小于零，当vgh-vesd(第一晶体管10栅极10c和源极10b之间的电压)小于第一晶体管10的阈值电压时，第一晶体管10导通，正电荷经过第一晶体管10导入第一电平线50实现正电荷释放。当信号线60上积累负电荷时，vesd逐渐降低，当vgl-vesd(n型晶体管41栅极41c和源极41b之间的电压)大于n型晶体管41的导通阈值时，n型晶体管41导通，第二晶体管20的栅极20c的电压降至vesd，由于第二晶体管20为p型晶体管，其阈值电压小于零，当vesd-vgl(第二晶体管20栅极20c和源极20b之间的电压)小于第二晶体管20的阈值电压时，第二晶体管20导通，负电荷经过第二晶体管20导入第二电平线70实现负电荷释放。

可选的，第一开关单元中的多个n型晶体管串联或并联设置。

可选的，第二开关单元中的多个n型晶体管串联或并联设置。

示例性的，图3和图4所示分别为本发明实施例提供的又一种静电释放电路的结构示意图，图3和图4中均示例性示出第一开关单元30和第二开关单元40包括两个n型晶体管，参考图3，第一开关单元30和第二开关单元40中的n型晶体管均串联设置，参考图4，第一开关单元30和第二开关单元40中的n型晶体管均并联设置。需要说明的是，在其他实施例中，可以设置第一开关单元中30的多个n型晶体管串联，第二开关单元40中的多个n型晶体管并联，也可以设置第一开关单元30中的多个n型晶体管并联，第二开关单元40中的多个n型晶体管串联，本发明实施例对此不作限定。通过设置第一开关单元和第二开关单元包括多个n型晶体管，可以在不需要进行静电释放时增强开关单元的隔离性能，提升静电释放电路的稳定性。

可选的，第一晶体管、第二晶体管、第一开关单元以及第二开关单元中的晶体管有源层的半导体基材相同。

可以理解的是，本实施例中第一晶体管、第二晶体管、第一开关单元以及第二开关单元中的晶体管均为薄膜晶体管，薄膜晶体管是通过给在栅、源极之间施加合适的电压，使有源层的沟道区产生导电沟道实现导通，在本实施例中，可以设置第一晶体管、第二晶体管、第一开关单元以及第二开关单元中的晶体管有源层的半导体基材相同，所有有源层均采用同一工艺形成，有利于简化工艺难度。

可选的，第一晶体管、第二晶体管、第一开关单元以及第二开关单元中的晶体管有源层的半导体基材均为低温多晶硅或者金属氧化物半导体。

可以理解的是，低温多晶硅(lowtemperaturepoly-silicon，ltps)是利用准分子激光作为热源，激光经过投射系统后，会产生能量均匀分布的激光束，投射于非晶硅结构的玻璃基板上，当非晶硅结构玻璃基板吸收准分子激光的能量后，会转变成为多晶硅结构，因整个处理过程都是在600℃以下完成，所以一般玻璃基板皆可适用，基于低温多晶硅技术制作的显示面板相对于非晶硅显示面板具有反应速度较快、亮度高、分辨率高与耗电量低等优点。金属氧化物半导体是由金属与氧形成的化合物半导体材料，例如n型氧化铟镓锌igzo半导体材料，p型的cu2o、nio、coo、feo、cr2o3等材料。相比于其他的半导体材料，例如非晶硅基材，低温多晶硅以及氧化物半导体具有更高的电子迁移率和更广泛的适用范围。在具体实施时，第一晶体管、第二晶体管、第一开关单元以及第二开关单元中的晶体管有源层的半导体基材可以均为低温多晶硅或者均为金属氧化物半导体，本实施例对此不作限定。

在其他实施例中，第一晶体管以及第二晶体管的有源层可以与第一开关单元以及第二开关单元的有源层材料不同。可选的，第一晶体管以及第二晶体管的有源层为低温多晶硅，第一开关单元以及第二开关单元中的晶体管有源层的半导体基材为金属氧化物半导体；或者，第一晶体管以及第二晶体管的有源层为金属氧化物半导体，第一开关单元以及第二开关单元中的晶体管有源层的半导体基材为低温多晶硅。具体实施时可以根据实际需求灵活选择。

本发明实施例还提供一种阵列基板，包括上述实施例提供的任意一种静电释放电路。

可以理解的是，本实施例提供的阵列基板可以包括显示区和围绕显示区的非显示区，显示区包括多个阵列排布的子像素及对应的像素驱动电路，静电释放电路可以设置于阵列基板的非显示区，用于释放显示区的像素驱动电路内信号线(例如数据信号线或扫描信号线)上的静电。

图5所示为本发明实施例提供的一种阵列基板的局部结构示意图，图6所示为沿图5中剖线aa'的一种剖面结构示意图。参考图5和图6，可选的，阵列基板包括衬底100以及设置于衬底100一侧层叠设置的第一半导体层110和第一金属层120；第一半导体层110包括第一晶体管10以及第二晶体管20的有源层；第一金属层120包括第一晶体管10以及第二晶体管20的栅极。

可选的，第一半导体层110还包括第一开关单元30以及第二开关单元40的晶体管有源层；第一金属层120包括第一开关单元30以及第二开关单元40的栅极。

可以理解的是，图5中示意性地示出一个静电释放电路的局部俯视结构示意图，且以第一开关单元30和第二开关单元40均包括一个n型晶体管为例，当第一开关单元30和第二开关单元40包括多个n型晶体管时，其结构与图5类似，仅需要适应性调整多个晶体管的连接关系。图6示出了图5中第一晶体管10和第一开关单元30的剖视结构示意图，第二晶体管20与第一晶体管10的结构相同，第二开关单元40的结构与第一开关单元30的结构相同。参考图6，第一晶体管10包括第一有源层101、第一栅极102、第一源极103以及第一漏极104，第一开关单元30的晶体管包括第二有源层301、第二栅极302、第二源极303以及第二漏极304，其中第一有源层101和第二有源层301同层设置，第一栅极102和第二栅极302同层设置。在具体实施时，衬底100与第一半导体层110之间还包括缓冲层，第一半导体层110和第一金属层120之间还包括绝缘层等结构，具体实施时可以根据实际需求设置。

可选的，第一半导体层包括一种半导体基材；第一晶体管、第二晶体管、第一开关单元以及第二开关单元中的晶体管有源层均为低温多晶硅或者金属氧化物半导体。

示例性的，继续参考图6，第一半导体层110包括一种半导体基材，例如可以是低温多晶硅或金属氧化物半导体。通过采用同一种半导体基材，可以简化工艺流程，减少膜层结构，降低阵列基板制备的工艺难度。进一步的，当静电释放电路结构中均采用金属氧化物半导体时，金属氧化物薄膜晶体管更加稳定，可以提高电路结构的抗静电能力。

可选的，图7所示为沿图5中剖线aa'的另一种剖面结构示意图。参考图7，第一半导体层110包括两种半导体基材；第一晶体管以及第二晶体管的有源层为低温多晶硅，第一开关单元以及第二开关单元中的晶体管有源层为金属氧化物半导体；或者，第一晶体管以及第二晶体管的有源层为金属氧化物半导体，第一开关单元以及第二开关单元中的晶体管有源层为低温多晶硅。

可以理解的是，图7中所示的第一半导体层110包括同层设置的两种半导体基材，与图6类似，图7中仅示出了图5中第一晶体管10和第一开关单元30的剖视结构示意图，第二晶体管20与第一晶体管10的结构相同，第二开关单元40的结构与第一开关单元30的结构相同。参考图7，第一晶体管10包括第一有源层101、第一栅极102、第一源极103以及第一漏极104，第一开关单元30的晶体管包括第二有源层301、第二栅极302、第二源极303以及第二漏极304，其中第一有源层101和第二有源层301同层设置，第一栅极102和第二栅极302同层设置。在一实施例中，第一晶体管10的有源层可以为低温多晶硅，第一开关单元30的有源层为金属氧化物半导体，在另一实施例中，第一晶体管10的有源层可以为金属氧化物半导体，第一开关单元30的有源层为低温多晶硅，具体实施时可以根据实际需求设计。可以理解的是，第一有源层和第二有源层同层设置时，相比于两个有源层不同层设置的方案，同层设置可以不制作两个有源层之间的缓冲层，从而减小阵列基板中无机层的厚度，当阵列基板应用于柔性显示面板时，有利于柔性显示面板的弯折。

图8所示为本发明实施例提供的另一种阵列基板的局部结构示意图，图9所示沿图8中剖线bb'的一种剖面结构示意图。参考图8和图9，可选的，本实施例提供的阵列基板还包括第二半导体层130和第二金属层140；第二半导体层130包括第一开关单元30以及第二开关单元40的晶体管的有源层；第二金属层140包括第一开关单元30以及第二开关单元40的晶体管的栅极。

参考图9，第一晶体管10包括第一有源层101、第一栅极102、第一源极103以及第一漏极104，第一开关单元30的晶体管包括第二有源层301、第二栅极302、第二源极303以及第二漏极304，其中第一有源层101位于第一半导体层110，第二有源层301位于第二半导体层130，第一栅极102位于第一金属层120，第二栅极302位于第二金属层140。可以理解的是，图9中第二半导体层130与衬底100的距离大于第一半导体层110与衬底100的距离仅是示意性的，在其他实施例中，可以设计第一半导体层110与衬底100的距离大于第二半导体层130与衬底100的距离。在具体实施时，可以设置第一半导体层110为低温多晶硅材料，第二半导体层130为金属氧化物半导体材料，也可以设置第一半导体层110为金属氧化物半导体材料，第二半导体层130为低温多晶硅材料，本实施例对此不做限定。

需要说明的是，图6～图9中所示的晶体管均为顶栅型结构仅是示意性的，在其他实施例中，各晶体管也可以采用底栅型结构，具体实施时可以根据实际需求灵活选择。

图10所示为本发明实施例提供的又一种阵列基板的局部结构示意图，图11所示为沿图10中剖线cc'的一种剖面结构示意图，图12所示为沿图10中剖线dd'的一种剖面结构示意图。图10中示意性地示出一个静电释放电路的俯视结构示意图，且以第一开关单元30和第二开关单元40均包括一个n型晶体管为例，参考图11，第一晶体管10包括第一有源层101、第一栅极102、第一源极103以及第一漏极104，第一开关单元30的晶体管包括第二有源层301、第二栅极302、第二源极303以及第二漏极304。参考图12，与图11类似，第二晶体管20包括第三有源层201、第三栅极202、第三源极203以及第三漏极204，第二开关单元40的晶体管包括第四有源层401、第四栅极402、第四源极403以及第四漏极404。其中第一有源层101和第三有源层201均位于第一半导体层，第二有源层301和第四有源层401均位于第二半导体层，第一栅极102和第三栅极202均位于第一金属层，第二栅极302和第四栅极402均位于第二金属层。可选的，参考图11，沿垂直于衬底100的方向，第一晶体管10的有源层与第一开关单元30的有源层至少部分交叠。参考图12，可选的，沿垂直于衬底100的方向，第二晶体管20的有源层与第二开关单元40的有源层至少部分交叠。可以理解的是，采用立体的薄膜晶体管结构，将位于不同层的有源层交叠设计，可以减小阵列基板上静电释放电路结构的占用面积。

需要说明的是，图11中所示的第一晶体管10的有源层位于第一开关单元30的有源层和衬底100之间只是示意性的，在其他实施例中，也可以设置第一开关单元30的有源层位于第一晶体管10的有源层和衬底之间，各晶体管可以为顶栅型也可以为底栅型，具体实施时可以根据实际情况选择。

继续参考图5、图8或图10，可选的，本实施例提供的阵列基板还包括第三金属层150，第三金属层150包括信号线60、第一电平线50以及第二电平线70，信号线60、第一电平线50以及第二电平线70沿第一方向x延伸，且第二方向y排布；第一方向x与第二方向y交叉；第一晶体管10以及第一开关单元30位于信号线60和第一电平线50之间，且第一晶体管10和第一开关单元30沿第一方向x排布；第二晶体管20以及第二开关单元40位于信号线50和第二电平线70之间，且第二晶体管20和第二开关单元40沿第一方向x排布。

可以理解的是，通过设计第一晶体管10的有源层与第一开关单元30的有源层至少部分交叠，第二晶体管20的有源层与第二开关单元40的有源层至少部分交叠，第一晶体管10以及第一开关单元30位于信号线60和第一电平线50之间，第二晶体管20以及第二开关单元40位于信号线50和第二电平线70之间，一方面，各电平线和各薄膜晶体管之间排布紧凑，有利于减小电路结构在显示面板上的占用空间；另一方面可以形成立体结构的静电释放电路，节省空间，由于静电释放电路一般设置于阵列基板四周的非显示区，采用立体结构设计有利于实现显示面板的窄边框。

图13所示为本发明实施例提供的又一种静电释放电路的结构示意图。参考图13，本实施例提供的静电释放电路包括第一晶体管10、第二晶体管20、第一电阻80和第二电阻90；第一晶体管10的第一端10a与第一电平线50电连接；第一晶体管10的第二端10b与信号线60电连接；第一晶体管10的控制端10c与第一电阻80的第一端80a电连接；第电阻80的第二端80b与第一电平线50电连接；第二晶体管20的第一端20a与信号线60电连接；第二晶体管20的第二端20b与第二电平线70电连接；第二晶体管20的控制端20c与第二电阻90的第一端90a电连接；第二电阻90的第二端90b与信号线60电连接。其中第一晶体管10和第二晶体管20均可以为ltps-tft，第一电阻80和第二电阻90可以采用igzo，由于igzo比ltps的电阻大，分压效果好，相比于ltps形成的电阻可以减小长度，节省空间。

图14所示为本发明实施例提供的又一种阵列基板的局部结构示意图，图15所示为沿图14中剖线ee'的一种剖面结构示意图。图15中示例性示出第一晶体管10的有源层与第一电阻80的igzo同层设置，在其他实施例中，第一晶体管10的有源层与第一电阻80的igzo也可以异层设置。

本发明实施例还提供一种显示面板，包括上述实施例提供的任意一种阵列基板。本实施例提供的显示面板可以为有机发光显示面板，也可以为液晶显示面板。由于本发明实施例提供的显示面板包括上述实施例提供的任意一种阵列基板，阵列基板包括上述静电释放电路，具备上述静电释放电路相同或响应的技术效果。

图16所示为本发明实施例提供的一种显示装置的结构示意图。参考图16，该显示装置1包括本发明实施例提供的任意一种显示面板2。该显示装置1具体可以为手机、电脑以及智能可穿戴设备等。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。