背照式时间延迟积分图像传感器及其形成方法与流程

本发明涉及半导体领域，尤其涉及一种背照式时间延迟积分图像传感器及其形成方法。

背景技术：

时间延时积分(timedelayintegration，tdi)图像传感器是线性图像传感器的一种演变。时间延时积分图像传感器的成像机理为对拍摄物体所经过的像素逐行进行曝光，将曝光结果累加，从而解决高速运动物体曝光时间不足所引起的成像信号弱问题。时间延时积分图像传感器能够增加有效曝光时间，提高图像信噪比。

时间延时积分图像传感器分为ccd和cmos两种。一种为在ccd工艺上制作tdi图像传感器，由于ccd工艺的特殊性，无法在图像传感器上集成其他处理电路，通用性和灵活性较差。另外一种tdi图像传感器为cmos类型，该tdi图像传感器是基于通用cmos制造工艺，嵌入类似ccd功能的器件，即eccd(embeddedccd)，从而形成tdi-cmos图像传感器。

然而，现有的tdi-cmos图像传感器的性能仍较差。

技术实现要素：

本发明解决的技术问题是提供一种背照式时间延迟积分图像传感器及其形成方法，以提高背照式时间延迟积分图像传感器的性能。

为解决上述技术问题，本发明技术方案提供一种背照式时间延迟积分图像传感器，包括：基底，所述基底包括相对的第一面和第二面，所述基底包括若干光电掺杂区，且所述第一面暴露出所述光电掺杂区表面；位于所述第一面上的电路器件层；位于第二面上的抗反射增透层，且所述抗反射增透层覆盖若干所述光电掺杂区。

可选的，所述抗反射增透层的材料包括：氟化物、氧化物或者氮化物；所述氟化物包括：氟化镁或者氟化钡；所述氧化物包括：氧化铪、氧化锆、氧化钽或者三氧化二铝；所述氮化物包括：氮化硅或者氮氧硅化物。

可选的，所述抗反射增透层的厚度范围为：200埃～1500埃。

可选的，所述电路器件层包括：位于基底上的介质层；位于所述介质层内的若干栅极结构，所述若干栅极结构位于各个所述光电掺杂区表面，且若干所述栅极结构位于第一面上；位于所述介质层内的互连结构。

可选的，若干所述栅极结构沿第一方向平行排列，若干所述栅极结构沿第二方向横跨一个所述光电掺杂区，所述第二方向垂直于所述第一方向。

可选的，所述互连结构包括：位于栅极结构上的若干层重叠的导电层；位于相邻两层导电层之间、导电层与基底之间或导电层和栅极结构之间的导电插塞。

可选的，还包括：位于所述介质层表面的第一保护层。

可选的，所述第一保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，还包括：位于第二面表面的第二保护层，且所述第二保护层位于所述抗反射增透层和基底之间。

可选的，所述第二保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

可选的，所述栅极结构包括：位于第一面表面的栅介质层和位于所述栅介质层表面的栅电极层。

可选的，所述基底还包括：若干隔离区，所述隔离区位于相邻光电掺杂区之间；所述隔离区内具有隔离结构。

可选的，所述基底内掺杂有第一离子；所述光电掺杂区内掺杂有第二离子，且所述第一离子和第二离子的导电类型相反。

相应的，本发明技术方案还提供一种上述任一项背照式时间延迟积分图像传感器的形成方法，包括：提供基底，所述基底包括相对的第一面和第二面，所述基底包括若干光电掺杂区，且所述第一面暴露出所述光电掺杂区表面；在所述第一面上形成电路器件层；在所述第二面上形成抗反射增透层，且所述抗反射增透层覆盖若干所述光电掺杂区。

可选的，所述抗反射增透层的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

可选的，所述电路器件层包括：位于基底上的介质层；位于所述介质层内的若干栅极结构，所述若干栅极结构位于各个所述光电掺杂区表面，且若干所述栅极结构位于第一面上；位于所述介质层内的互连结构；所述背照式时间延迟积分图像传感器的形成方法还包括：形成所述介质层之后，形成所述抗反射增透层之前，在所述介质层表面形成第一保护层。

可选的，还包括：形成第一保护层之后，形成所述抗反射增透层之前，在所述第二面表面形成第二保护层。

可选的，还包括：形成第一保护层之后，形成第二保护层之前，对所述基底进行减薄处理。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的背照式时间延迟积分图像传感器中，所述第二面上具有抗反射增透层。当从所述图像传感器的背面进行光照时，即，经过所述抗反射增透层的光线从第二面进入基底，这样，能够使光线入射直接进入光电掺杂区中进行光电转换，从而避免受到电路器件层内器件的阻挡，有利于光线入射量的提高，从而提高了所述背照式时间延迟积分图像传感器的灵敏度、信噪比以及量子效果，使得所述背照式时间延迟积分图像传感器的性能较好。

进一步，所述背照式时间延迟积分图像传感器还包括：位于互连结构表面的第一保护层，所述第一保护层能够减少互连结构中的导电层和导电插塞受到后续工艺的影响，对所述互连结构起到保护的作用。进一步，所述背照式时间延迟积分图像传感器还包括：位于第二面表面的第二保护层，且所述第二保护层位于所述抗反射增透层和基底之间。一方面，所述第二保护层能够增加所述抗反射增透层和基底之间的结合力，另一方面，所述第二保护层能够钝化硅表面，减小硅衬底受到的破坏和离子污染。

附图说明

图1至图3是一种时间延迟积分图像传感器的结构示意图；

图4至图11是本发明一实施例中的背照式时间延迟积分图像传感器形成方法各步骤的结构示意图。

具体实施方式

正如背景技术所述，现有时间延迟积分图像传感器的性能较差。

以下结合附图进行详细说明，现有时间延迟积分图像传感器的性能较差的原因，图1至图3是一种时间延迟积分图像传感器的结构示意图。

请参考图1至图3，图2是图1沿a-a1切线的剖面结构示意图，图3是图1沿b-b1切线的剖面示意图，图1是图2沿x方向上的俯视图，需要说明的是，所述图1为省略了位于栅极结构上的结构的示意图，图像传感器包括：基底100，所述基底100包括相对的第一面101和第二面102，所述基底100包括若干个像素区i，相邻像素区i之间具有隔离区ii；位于所述像素区i内的光电掺杂区110；位于所述第一面101上的若干栅极结构120，且若干所述栅极结构120横跨一个所述光电掺杂区上；位于所述栅极结构上的互连结构130；位于所述互连结构130上的抗反射增透层140。

上述时间延迟积分图像传感器中，所述基底100内具有第一掺杂离子，所述光电掺杂110区内具有第二掺杂离子，且所述第一掺杂离子的导电类型和第二掺杂离子的导电类型相反，因而能够形成光电二极管。当光线照射基底100时，所述光电二极管通过光生伏特效应将光子转换为电子，从而实现信号电荷的产生；通过在栅极结构120上施加电压，在所述栅极结构120下方的基底100内形成势阱，则所述光电二极管产生的电子被收集到势阱中，从而实现信号电荷的存储；通过在不同栅极结构120上施加不同电压，从而驱动势阱中存储的电荷能够朝向某个方向进行传输。

然而，当光线从正面照射所述时间延迟积分图像传感器，即，从第一面101上的抗反射增透层120入射时，所述光线进入基底100内之前，会受到堆叠的互连结构130和若干栅极结构120的阻挡，导致所述图像传感器的灵敏度、信噪比以及量子效率较低，使得所述图像传感器的性能较差。

为了解决上述技术问题，本发明实施例提供一种背照式时间延迟积分图像传感器，包括：基底包括相对的第一面和第二面，所述基底包括若干光电掺杂区，且所述第一面暴露出所述光电掺杂区表面；位于所述第一面上的电路器件层；位于第二面上的抗反射增透层，且所述抗反射增透层覆盖若干所述光电掺杂区。所述图形传感器的性能较好。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图11是本发明一实施例中的背照式时间延迟积分图像传感器的形成方法各步骤的结构示意图。

请参考图4和图5，图5为图4沿m-n切线方向上的截面示意图，图4为图5沿x方向上的俯视图，提供基底200，所述基底200包括相对的第一面201和第二面202，所述基底200包括若干光电掺杂区210，且所述第一面201暴露出所述光电掺杂区210表面。

所述基底200的材料为半导体材料。在本实施例中，所述基底200的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、ⅲ-ⅴ族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，ⅲ-ⅴ族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。

在本实施例中，所述基底200还包括：若干隔离区(图中未标出)，所述隔离区位于相邻光电掺杂区210之间；所述隔离区内具有隔离结构211。

在本实施例中，所述基底200内掺杂有第一离子；所述光电掺杂区210内掺杂有第二离子，且所述第一离子和第二离子的导电类型相反。

具体地，所述基底200包括衬底(图中未示出)和位于衬底表面的硅外延层(图中未示出)，所述第一面201为硅外延层暴露出的表面，所述第二面202为衬底暴露出的表面。

由于光电掺杂区210内的第二掺杂离子与基底200内的第一掺杂离子的导电类型相反，因此，构成光电二极管。所述光电二极管用于将入射光中的光子转化为电子。

在本实施例中，所述第一离子为p型离子，包括：硼离子，所述第二离子为n型离子，包括：磷离子或者砷离子。

在其他实施例中，所述第一离子为n型离子，所述第二离子为p型离子。

请参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，需要说明的是，图6为省略了栅极结构上的结构的示意图，在所述第一面201上形成电路器件层220。

所述电路器件层220用于使光电二极管与外围电路电连接。

所述电路器件层220包括：位于基底200上的介质层(图中未标出)；位于所述介质层内的若干栅极结构221，所述若干栅极结构221位于各个所述光电掺杂区210表面，且若干所述栅极结构210位于第一面201上；位于所述介质层内的互连结构224。

所述电路器件层220的形成方法包括：在所述第一面201上形成若干栅极结构221；在所述第一面201上形成第一介质层222，且所述第一介质层222覆盖若干所述栅极结构221的顶部表面和侧壁表面；在所述第一介质层221表面形成第二介质层223，所述第二介质层223内具有互连结构224。

在本实施例中，所述介质层包括位于第一面201上的第一介质层222和位于所述第一介质层222表面的第二介质层223。

在本实施例中，若干所述栅极结构221沿第一方向y1平行排列，若干所述栅极结构沿第二方向y2横跨一个所述光电掺杂区210，所述第二方向y2垂直于所述第一方向y1。

在本实施例中，所述互连结构224包括：位于栅极结构221上的若干层重叠的导电层(图中未标出)；位于相邻两层导电层之间、导电层与基底之间或导电层和栅极结构之间的导电插塞(图中未标出)。

请参考图8，在所述电路器件层220表面形成第一保护层230。

在本实施例中，具体地，在所述介质层表面形成所述第一保护层230。

所述第一保护层230用于减少外界环境对电路器件层220内器件的影响。

所述第一保护层230的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

在本实施例中，所述第一保护层230的材料为氧化硅。

所述第一保护层230的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

请参考图9，形成所述第一保护层230之后，对所述基底200进行减薄处理。

需要说明的是，减薄之后的基底200仍为基底200，且减薄之后的所述基底200包括相对的第一面201和第二面202。

所述减薄处理的方法包括：提供承载衬底(图中未示出)；将所述承载衬底表面与所述基底200上的第一保护层230表面进行键合；所述键合处理之后，从所述第二面202表面对基底200进行减薄工艺，形成最终的基底200。

所述减薄工艺包括：化学机械研磨工艺。

请参考图10，所述减薄处理之后，在所述第二面202表面形成第二保护层240。

所述第二保护层240的作用在于，一方面，用于增加后续形成的抗反射增透层与基底200之间的结合力，一方面，减小硅衬底受到破坏和离子污染。

所述第二保护层240的形成工艺包括：热氧化工艺、化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。

所述第二保护层240的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

在本实施例中，所述第二保护层240的材料为氧化硅。

请参考图11，形成所述第二保护层240之后，在所述第二面202上形成抗反射增透层250，且所述抗反射增透层250覆盖若干所述光电掺杂区210。

所述抗反射增透层250用于减少对光线的反射，从而有助于提高光线入射量。

所述抗反射增透层250的材料包括：氟化物、氧化物或者氮化物；所述氟化物包括：氟化镁或者氟化钡；所述氧化物包括：氧化铪、氧化锆、氧化钽或者三氧化二铝；所述氮化物包括：氮化硅或者氮氧硅化物。在本实施例中，所述抗反射增透层250的材料为氧化钽，所述抗反射增透层的厚度为520埃，所述抗反射增透层250能够有效减少光线的反射，从而增大进入基底200光线的入射量。

形成所述抗反射增透层250的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者旋涂工艺。

通过在所述第二面202上形成所述抗反射增透层250。当从所述时间延迟积分图像传感器的背面进行光照时，即，经过所述抗反射增透层250的光线从第二面202进入基底200，这样，能够使光线入射直接进入光电掺杂区210中进行光电转换，从而避免受到电路器件层220内器件的阻挡，有利于光线入射量的提高，从而提高了所述图像传感器的灵敏度、信噪比以及量子效果，使得所述图像传感器的性能较好。

相应的，本发明实施例还提供一种采用上述方法形成的背照式时间延迟积分图像传感器，请继续参考图11，包括：基底200，所述基底200包括相对的第一面201和第二面202，所述基底200包括若干光电掺杂区210，且所述第一面201暴露出所述光电掺杂区210表面；位于所述第一面201上的电路器件层220；位于第二面202上的抗反射增透层250，且所述抗反射增透层250覆盖若干所述光电掺杂区210。

由于所述第二面202上具有抗反射增透层250。当从所述图像传感器的背面进行光照时，即，经过所述抗反射增透层250的光线从第二面202进入基底200，这样，能够使光线入射直接进入光电掺杂区210中进行光电转换，从而避免受到电路器件层220内器件的阻挡，有利于光线入射量的提高，从而提高了所述图像传感器的灵敏度、信噪比以及量子效果，使得所述图像传感器的性能较好。

以下结合附图进行详细说明。

所述抗反射增透层250的材料包括：氟化物、氧化物或者氮化物；所述氟化物包括：氟化镁或者氟化钡；所述氧化物包括：氧化铪、氧化锆、氧化钽或者三氧化二铝；所述氮化物包括：氮化硅或者氮氧硅化物。

在本实施例中，所述抗反射增透层250的材料为氧化钽。

所述抗反射增透层250的厚度范围为：200埃～1500埃。

选择所述厚度范围的意义在于：若所述厚度小于200埃，则厚度太薄的所述抗反射增透层250不能有效降低光线的反射，导致进入基底200内的光线入射量仍较低，使得形成的图像传感器的性能较差；若所述厚度大于1500埃，在保证充分避免对光线的反射的情况下，形成厚度太厚的抗反射增透层250相应会增加工艺成本和工艺时间，不利于提高工作效率。

所述电路器件层220包括：位于基底200上的介质层(图中未示出)；位于所述介质层内的若干栅极结构221，所述若干栅极结构221位于各个所述光电掺杂区210表面，且若干所述栅极结构221位于第一面201上；位于所述介质层内的互连结构224。

在本实施例中，所述介质层包括位于第一面201上的第一介质层222和位于所述第一介质层222表面的第二介质层223。

在本实施例中，若干所述栅极结构221沿第一方向y1(图7中所示)平行排列，若干所述栅极结构221沿第二方向y2(图7中所示)横跨一个所述光电掺杂区210，所述第二方向y2垂直于所述第一方向y1。

所述栅极结构221包括：位于第一面201表面的栅介质层(图中未示出)和位于所述栅介质层表面的栅电极层(图中未示出)。

在本实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅。

所述互连结构224包括：位于栅极结构221上的若干层重叠的导电层(图中未示出)；位于相邻两层导电层之间、导电层与基底之间或导电层和栅极结构之间的导电插塞(图中未示出)。

所述背照式时间延迟积分图像传感器还包括：位于所述介质层表面的第一保护层230。

所述第一保护层230能够减少互连结构224中的导电层和导电插塞受到后续工艺的影响，对所述互连结构224起到保护的作用，从而提高所述图像传感器的性能。

所述第一保护层230的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

在本实施例中，所述第一保护层230的材料为：氧化硅。

所述背照式时间延迟积分图像传感器还包括：位于第二面202表面的第二保护层240，且所述第二保护层240位于所述抗反射增透层250和基底200之间。

所述第二保护层240的作用在于，一方面，所述第二保护层240能够增加所述抗反射增透层250和基底200之间的结合力，另一方面，所述第二保护层能够钝化硅表面，减小硅衬底受到的破坏和离子污染。

所述第二保护层240的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

在本实施例中，所述第二保护层240的材料为氧化硅。

在本实施例中，所述基底200还包括：若干隔离区(图中未示出)，所述隔离区位于相邻光电掺杂区210之间；所述隔离区内具有隔离结构211。

在本实施例中，所述基底200内掺杂有第一离子；所述光电掺杂区内掺杂有第二离子，且所述第一离子和第二离子的导电类型相反。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。