时间延迟积分的CMOS图像传感器及其形成方法与流程

本发明涉及半导体领域，特别涉及一种时间延迟积分的cmos图像传感器及其形成方法。

背景技术：

图像传感器已经被广泛地应用于数码相机、移动手机、医疗器械、汽车和其他应用场合。图像传感器技术的快速发展，使人们对图像传感器的性能有了更高的要求。

时间延迟积分(timedelayintegration，tdi)图像传感器是线性图像传感器的一种演变。时间延迟积分图像传感器的成像机理为对拍摄物体所经过的像素逐行进行曝光，将曝光结果累加，从而解决高速运动物体曝光时间不足所引起的成像信号弱问题。时间延迟积分图像传感器能够增加有效曝光时间，提高图像信噪比。

时间延迟积分图像传感器分为ccd和cmos两种。一种为在ccd工艺上制作tdi图像传感器，由于ccd工艺的特殊性，无法在图像传感器上集成其他处理电路，通用性和灵活性较差。另外一种tdi图像传感器为cmos类型，该tdi图像传感器是基于通用cmos制造工艺，嵌入类似ccd功能的器件，即eccd(embeddedccd)，从而形成tdi-cmos图像传感器。

然而，现有的时间延迟积分的cmos图像传感器仍然需要提高性能。

技术实现要素：

本发明解决的技术问题是提供一种时间延迟积分的cmos图像传感器及其形成方法，提高时间延迟积分的cmos图像传感器的性能。

为解决上述技术问题，本发明的技术方案提供一种时间延迟积分的cmos图像传感器，包括：基底，所述基底包括相互分立并沿第一方向排布的若干光电区，每个所述光电区包括沿所述第一方向排布的第一光电区、第二光电区以及位于所述第一光电区和所述第二光电区之间的第一隔离区，所述第一隔离区内具有若干相互分立的源漏区，所述源漏区沿所述第二方向排布，所述第一方向和所述第二方向互相垂直；位于每个所述光电区的基底表面的若干栅极组单元，所述若干栅极组单元沿所述第二方向排布，每个所述栅极组单元包括第一栅极结构、第二栅极结构和第三栅极结构，所述第一栅极结构位于所述第一光电区的基底表面，所述第二栅极结构位于所述第二光电区的基底表面，所述第三栅极结构位于所述第一隔离区的基底表面，每个第三栅极结构在所述基底表面的投影包围一个所述源漏区在所述基底表面的投影。

可选的，每个所述栅极组单元还包括第四栅极结构，所述第四栅极结构位于所述第一光电区的基底表面，且每个所述第四栅极结构位于相邻两个第一栅极结构之间。

可选的，每个所述栅极组单元还包括第五栅极结构，所述第五栅极结构位于所述第二光电区的基底表面，且每个所述第五栅极结构位于相邻两个第二栅极结构之间。

可选的，所述第一光电区内具有第一离子，所述第二光电区内具有第一离子，并且所述源漏区内也具有第一离子。

可选的，至少1个以上所述第一栅极结构还延伸至所述第一隔离区的基底表面。

可选的，至少1个以上所述第二栅极结构还延伸至所述第一隔离区的基底表面。

可选的，所述第一隔离区还包括若干相互分立的第二掺杂区，所述第二掺杂区内具有第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反，所述若干第二掺杂区沿所述第二方向排布，并且至少1个所述第一栅极结构延伸至所述第二掺杂区上。

可选的，所述第一隔离区还包括若干相互分立的第二掺杂区，所述第二掺杂区内具有第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反，所述若干第二掺杂区沿所述第二方向排布，并且至少1个所述第二栅极结构延伸至所述第二掺杂区上。

可选的，所述基底还包括位于所述光电区之间的第二隔离区，所述第二隔离区内具有隔离结构。

相应的，本发明的技术方案还提供一种用于形成上述任一项时间延迟积分的cmos图像传感器的形成方法。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明技术方案提供的时间延迟积分的cmos图像传感器，由于每个所述栅极组单元包括第一栅极结构、第二栅极结构以及第三栅极结构，且所述第三栅极结构在所述基底表面的投影连续且包围所述源漏区在所述基底表面的投影，因此，当打开所述第三栅极结构下的沟道时，所述第一栅极结构下的沟道达到满阱后溢出的电子，以及所述第二栅极结构下的沟道达到满阱后溢出的电子，均能够传输至同一个源漏区，并从所述源漏区传输至与所述源漏区电互连的互连层，被所述互连层吸收。从而，一个源漏区能够对应2个光电区的溢出电子，使得所述时间延迟积分的cmos图像传感器在具备抗弥散结构的同时能够减少所述源漏区的数量，从而，减少了所述第一隔离区的占用面积，为增加所述第一光电区和所述第二光电区的面积提供空间，即能够增加所述时间延迟积分的cmos图像传感器的像素填充因子，使所述时间延迟积分的cmos图像传感器获得更高的灵敏度和动态范围，提高所述时间延迟积分的cmos图像传感器的性能。

进一步，由于至少一个所述第一栅极结构还延伸至所述第一隔离区，因此能够增加所述第一光电区对应的感光面，并增加所述第一栅极结构下的沟道到达满阱容量时的电荷数，从而提高了所述时间延迟积分的cmos图像传感器的灵敏度和动态范围，以提高所述时间延迟积分的cmos图像传感器的性能。

进一步，由于所述第二离子的导电类型与所述第一离子的导电类型相反，并且至少1个所述第二栅极结构延伸至所述第二掺杂区上，因此在所述第一光电区与所述第二光电区之间具有反掺杂区，从而能够隔离所述第一光电区与所述第二光电区之间的暗电流，提高所述时间延迟积分的cmos图像传感器的性能。

附图说明

图1是一种时间延迟积分的cmos图像传感器的俯视结构示意图；

图2是图1沿a-b切线方向的剖面结构示意图；

图3至图5是本发明实施例的时间延迟积分的cmos图像传感器的结构示意图；

图6是本发明另一实施例的时间延迟积分的cmos图像传感器的结构示意图；

图7是本发明另一实施例的时间延迟积分的cmos图像传感器的结构示意图。

具体实施方式

如背景技术所述，时间延迟积分的cmos图像传感器需要在提高性能。

在强光的条件下，栅极结构下方沟道的电子达到满阱后溢出到相邻沟道内的现象，称为弥散现象，弥散现象会使相邻沟道受到电荷串扰，导致受到串扰的像素信号不能反映真实光照，引起饱和像素数量比实际增多，造成图像颜色失真，输出图像出现光晕等缺陷，从而降低了图像传感器输出图像的质量。

图1是一种时间延迟积分的cmos图像传感器的俯视结构示意图，图2是图1沿a-b切线方向的剖面结构示意图。

请参考图1和图2，所述时间延迟积分的cmos图像传感器包括：基底10，所述基底10，所述基底10为p型硅衬底，所述基底10包括若干间隔排布的光电区i和隔离区ii，所述基底内具有位于所述光电区i内的光电掺杂区11，以及位于所述隔离区ii内的源漏区13和隔离沟槽结构12，所述光电掺杂区11内掺杂与所述基底10导电类型相反的n型离子，因此构成光电二极管，所述源漏区13内掺杂n型离子；位于所述光电区i表面的若干第一栅极结构21；位于所述隔离区ii表面的若干第二栅极结构22，且所述第二栅极结构22在所述基底10表面的投影，位于所述光电掺杂区11在所述基底10表面的投影及所述源漏区13在所述基底10表面的投影之间。

在上述实施例中，通过对所述第二栅极结构22上施加固定的正电压，能够打开所述第二栅极结构22下的沟道，通过对所述源漏区13施加固定的正电压，能够在所述源漏区13内形成沟道，因此能够使光电掺杂区11内的电子传输至所述源漏区13的沟道内，并从所述源漏区13的沟道内传输至与所述源漏区13电互连的互连层，被所述互连层吸收，从而当所述第一栅极结构21沟道内的电子达到满阱后出现溢出时，所述溢出的电子能够被所述互连层吸收，实现抗弥散现象的效果。

然而，为了实现上述抗弥散现象的效果，需要单独排布一个源漏区13和一个第二栅极结构22以对应一个第一栅极结构21，并且为了避免所述光电区i之间的电子串扰问题，每个所述隔离区ii内都需要设置隔离结构12，因此所述隔离区ii占用的面积较大，导致减少了所述光电区i的面积的比例，减少了所述时间延迟积分的cmos图像传感器的像素填充因子，从而降低了所述时间延迟积分的cmos图像传感器的灵敏度和动态范围，即降低了所述时间延迟积分的cmos图像传感器的性能。

为解决上述存在的技术问题，本发明的技术方案提供一种时间延迟积分的cmos图像传感器，通过实现一个源漏区同时对应两个光电区，从而减少源漏区和隔离结构的数量，从而减少隔离区的占用面积，提高时间延迟积分的cmos图像传感器的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图5是本发明实施例的时间延迟积分的cmos图像传感器的结构示意图，图3是本发明实施例的时间延迟积分的cmos图像传感器的俯视结构示意图，图4是图3沿m-n切线方向的剖面结构示意图，图5是图3沿c-d切线方向的剖面结构示意图。

请参考图3至图5，所述时间延迟积分的cmos图像传感器的形成方法包括：提供基底100，所述基底包括相互分立并沿第一方向x排布的若干光电区，每个所述光电区包括沿所述第一方向x排布的第一光电区r、第二光电区t以及位于所述第一光电区r和所述第二光电区t之间的第一隔离区s。

所述基底100的材料为半导体材料。

在本实施例中，所述基底100的材料为硅。

在其他实施例中，所述基底的材料包括碳化硅、硅锗、ⅲ-ⅴ族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，ⅲ-ⅴ族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。

在本实施例中，所述基底100包括衬底(图中未示出)和位于衬底表面的硅外延层(图中未示出)，基底100表面为所述硅外延层表面，所述基底100内掺杂有第三离子。在所述第一光电区r内掺杂第一离子以形成第一光电掺杂区110，在所述第二光电区t内掺杂第一离子以形成第二光电掺杂区120，且所述第三离子的导电类型和所述第一离子的导电类型相反，即所述第一光电掺杂区110的第一离子和所述基底100的第三离子的导电类型相反，所述第二光电掺杂区120的第一离子和所述基底100的第三离子的导电类型相反，因此，构成所述光电二极管，从而能够将入射光转化为电子。

在本实施例中，所述第一离子为n型离子，所述第三离子为p型离子。

在其他实施例中，所述第一离子为p型离子，所述第三离子为n型离子。所述p型离子包括硼离子或者硼氟离子，所述n型离子包括磷离子或者砷离子。

在本实施例中，在所述第一隔离区s内形成若干相互分立的源漏区130，所述源漏区130沿所述第二方向y排布，所述第一方向x和所述第二方向y互相垂直，且所述源漏区130内掺杂有第一离子。

在本实施例中，所述基底100还包括位于所述光电区之间的第二隔离区q，并且，所述第二隔离区q内还具有隔离结构170。

在本实施例中，形成所述隔离结构170的方法包括：在所述基底100内形成凹槽(未图示)，所述基底100表面暴露出所述凹槽；在所述凹槽内和所述基底100表面形成隔离结构材料层(未图示)；平坦化所述隔离结构材料层，直至暴露出所述基底100表面，以形成所述隔离结构170。

请继续参考图3至图5，在每个所述光电区的基底100表面形成若干栅极组单元，所述若干栅极组单元沿所述第二方向y排布，每个所述栅极组单元包括第一栅极结构140、第二栅极结构150和第三栅极结构160。在所述第一光电区r的基底100表面形成若干第一栅极结构140，所述若干第一栅极结构140沿所述第二方向y排布；在所述第二光电区t的基底100表面形成若干第二栅极结构150，所述若干第二栅极结构150沿所述第二方向y排布；在所述第一隔离区s的基底100表面形成若干第三栅极结构160，所述若干第三栅极结构160沿所述第二方向y排布，且每个所述第三栅极结构160在所述基底100表面的投影包围一个所述源漏区130在所述基底100表面的投影。

在本实施例中，所述第一栅极结构140包括形成于所述基底100表面的第一栅介质层(图中未标示)，以及形成于所述第一栅介质层表面的第一栅电极层。

在本实施例中，所述第二栅极结构150包括形成于所述基底100表面的第二栅介质层(图中未标示)，以及形成于所述第二栅介质层表面的第二栅电极层。

在本实施例中，所述第三栅极结构160包括形成于所述基底100表面的第三栅介质层(图中未标示)，以及形成于所述第三栅介质层表面的第三栅电极层。

在本实施例中，若干所述第一栅极结构140还延伸至所述第一隔离区s的基底100表面，并且若干所述第二栅极结构150还延伸至所述第一隔离区s的基底100表面。

在另一实施例中，若干第一栅极结构340(如图6所示)和若干第二栅极结构350(如图6所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，若干所述第一栅极结构140还延伸至所述第二隔离区q的基底100表面，并且若干所述第二栅极结构150还延伸至所述第二隔离区q的基底100表面。

在另一实施例中，若干第一栅极结构不延伸至第二隔离区的基底表面，并且若干第二栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，所述第三栅极结构160的形状为矩形。在其他实施例中，第三栅极结构的形状为圆形或多边形。

在本实施例中，在所述第一光电区r的基底100表面还形成若干第四栅极结构210，所述若干第四栅极结构210沿所述第二方向y排布，且每个所述第四栅极结构210位于相邻两个第一栅极结构140之间。

在本实施例中，所述第四栅极结构210包括形成于所述基底100表面的第四栅介质层(图中未标示)，以及形成于所述第四栅介质层表面的第四栅电极层。

在本实施例中，若干所述第四栅极结构210还延伸至所述第一隔离区s的基底100表面。

在另一实施例中，若干第四栅极结构510(如图7所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，所述第四栅极结构210和所述第一栅极结构140为对称结构。

在本实施例中，若干所述第四栅极结构210还延伸至所述第二隔离区q的基底100表面。

在另一实施例中，若干第四栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，在所述第二光电区t的基底100表面还形成若干第五栅极结构220，所述若干第五栅极结构220沿所述第二方向y排布，且每个所述第五栅极结构220位于相邻两个第二栅极结构150之间。

在本实施例中，所述第五栅极结构220包括形成于所述基底100表面的第五栅介质层(图中未标示)，以及形成于所述第五栅介质层表面的第五栅电极层。

在本实施例中，若干所述第五栅极结构220还延伸至所述第一隔离区s的基底100表面。

在另一实施例中，若干第五栅极结构510(如图7所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，若干所述第五栅极结构220还延伸至所述第二隔离区q的基底100表面。

在另一实施例中，若干第五栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，每个所述栅极组单元还包括所述第四栅极结构210和所述第五栅极结构220。

请继续参考图3至图5，所述第一隔离区s还包括若干相互分立的第二掺杂区180。在所述第一隔离区s内形成若干相互分立的第二掺杂区180，所述若干第二掺杂区180沿所述第二方向y排布，所述第二掺杂区180内具有第二离子，并且，所述第二离子的导电类型和所述第一离子的导电类型相反，使得所述第二掺杂区180的导电类型和所述第一光电掺杂区110的导电类型相反。

在本实施例中，所述第二离子为p型离子。在其他实施例中，所述第二离子为n型离子。所述p型离子包括硼离子或者硼氟离子，所述n型离子包括磷离子或者砷离子。

在本实施例中，至少1个以上所述第一栅极结构140延伸至所述第二掺杂区180上，并且至少1个以上所述第二栅极结构150延伸至所述第二掺杂区180上。

相应的，本发明实施例还提供一种时间延迟积分的cmos图像传感器，请参考图3至图5，包括：基底100，所述基底100包括相互分立并沿第一方向x排布的若干光电区，每个所述光电区包括沿所述第一方向x排布的第一光电区r、第二光电区t以及位于所述第一光电区r和所述第二光电区t之间的第一隔离区s；位于每个所述光电区的基底100表面的若干栅极组单元，所述若干栅极组单元沿所述第二方向y排布，所述第一方向x和所述第二方向y互相垂直。

在本实施例中，所述基底100的材料为硅。

在其他实施例中，所述基底的材料包括碳化硅、硅锗、ⅲ-ⅴ族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗。其中，ⅲ-ⅴ族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。

在本实施例中，所述基底100包括衬底(图中未示出)和位于衬底表面的硅外延层(图中未示出)，基底100表面为所述硅外延层表面，所述基底100内具有第三离子。在所述第一光电区r内包括具有第一离子的第一光电掺杂区110，在所述第二光电区t内包括具有第一离子的第二光电掺杂区120，且所述第三离子的导电类型和所述第一离子的导电类型相反，即所述第一光电掺杂区110的第一离子和所述基底100的第三离子的导电类型相反，所述第二光电掺杂区120的第一离子和所述基底100的第三离子的导电类型相反，因此，构成所述光电二极管，从而能够将入射光转化为电子。

在本实施例中，所述第一离子为n型离子，所述第三离子为p型离子。

在其他实施例中，所述第一离子为p型离子，所述第三离子为n型离子。所述p型离子包括硼离子或者硼氟离子，所述n型离子包括磷离子或者砷离子。

在本实施例中，所述第一隔离区s内具有若干相互分立的源漏区130，所述源漏区130沿所述第二方向y排布，且所述源漏区130内具有第一离子。

在本实施例中，所述基底100还包括位于所述光电区之间的第二隔离区q，并且，所述第二隔离区q内还具有隔离结构170。

在相邻的光电区之间具有隔离结构170，因此所述图像传感器能够隔离相邻光电区之间的电流串扰和光线串扰，从而，提高所述图像传感器的性能。

在本实施例中，每个所述栅极组单元包括第一栅极结构140、第二栅极结构150和第三栅极结构160，所述第一栅极结构140位于所述第一光电区r的基底100表面，所述第二栅极结构150位于所述第二光电区t的基底100表面，所述第三栅极结构160位于所述第一隔离区s的基底100表面，每个第三栅极结构160在所述基底100表面的投影包围一个所述源漏区130在所述基底100表面的投影。

由于每个所述栅极组单元包括第一栅极结构140、第二栅极结构150以及第三栅极结构160，且所述第三栅极结构160在所述基底100表面的投影连续且包围所述源漏区130在所述基底100表面的投影，因此，当打开所述第三栅极结构160下的沟道时并对所述源漏区130施加电压时，所述第一栅极结构140下的沟道达到满阱后溢出的电子，以及所述第二栅极结构150下的沟道达到满阱后溢出的电子，均能够传输至所述源漏区130。从而，一个源漏区130能够对应2个光电区的溢出电子，使得所述图像传感器在具备抗弥散结构的同时能够减少所述源漏区130的数量，使得减少了所述第一隔离区s的占用面积，为增加所述第一光电区r和所述第二光电区t的面积提供空间，即能够增加所述图像传感器的像素填充因子，使所述图像传感器获得更高的灵敏度和动态范围，提高所述图像传感器的性能。

不仅如此，当使所述源漏区130与互连层电互连时，进入所述源漏区130的电子，还能够从所述源漏区130传输至与所述源漏区130电互连的互连层，被所述互连层吸收，因此，所述源漏区130不会满阱溢出电子，从而，所述源漏区130能够一直接收来自所述第一光电区r和所述第二光电区t的溢出电子，提高了所述图像传感器的稳定性，并且减少了所述源漏区130的溢出电子对所述图像传感器产生的干扰。

在本实施例中，所述第一栅极结构140包括位于所述基底100表面的第一栅介质层(图中未标示)，以及位于所述第一栅介质层表面的第一栅电极层。

在本实施例中，所述第二栅极结构150包括位于所述基底100表面的第二栅介质层(图中未标示)，以及位于所述第二栅介质层表面的第二栅电极层。

在本实施例中，所述第三栅极结构160包括位于所述基底100表面的第三栅介质层(图中未标示)，以及位于所述第三栅介质层表面的第三栅电极层。

在本实施例中，若干所述第一栅极结构140还延伸至所述第一隔离区s的基底100表面。

由于若干所述第一栅极结构140还延伸至所述第一隔离区s，因此能够大量增加所述第一光电区r对应的感光面，并大量增加所述第一栅极结构140下的沟道到达满阱容量时的电荷数，从而能够更多的提高所述时间延迟积分的cmos图像传感器的灵敏度和动态范围，以提高所述时间延迟积分的cmos图像传感器的性能。

在另一实施例中，若干第一栅极结构340(如图6所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，若干所述第一栅极结构140还延伸至所述第二隔离区q的基底100表面。

因此，能够进一步大量增加所述第一光电区r对应的感光面，并增加所述第一栅极结构140下的沟道到达满阱容量时的电荷数，从而提高了所述时间延迟积分的cmos图像传感器的灵敏度和动态范围，以提高所述时间延迟积分的cmos图像传感器的性能。

在另一实施例中，若干第一栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，若干所述第二栅极结构150还延伸至所述第一隔离区s的基底100表面。

由于若干所述第二栅极结构150还延伸至所述第一隔离区s，因此能够大量增加所述第二光电区t对应的感光面，并大量增加所述第二栅极结构150下的沟道到达满阱容量时的电荷数，从而能够更多的提高所述时间延迟积分的cmos图像传感器的灵敏度和动态范围，以提高所述时间延迟积分的cmos图像传感器的性能。

在另一实施例中，若干第二栅极结构350(如图6所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，若干所述第二栅极结构150还延伸至所述第二隔离区q的基底100表面。

由于若干所述第二栅极结构150还延伸至所述第二隔离区q，因此，能够进一步大量增加所述第二光电区t对应的感光面，并大量增加所述第二栅极结构150下的沟道到达满阱容量时的电荷数，从而能够更多的提高所述时间延迟积分的cmos图像传感器的灵敏度和动态范围，以提高所述时间延迟积分的cmos图像传感器的性能。

在另一实施例中，若干第二栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，每个所述栅极组单元还包括第四栅极结构210，且所述第四栅极结构210位于相邻两个第一栅极结构140之间，从而，所述源漏区130还能够接收自所述第四栅极结构210下的沟道在满阱时溢出的电子，使得能够进一步减少所述源漏区130的数量，从而简化了所述延迟积分的cmos图像传感的制造工艺，节省了制造时间。

在本实施例中，所述第四栅极结构210包括位于所述基底100表面的第四栅介质层(图中未标示)，以及位于所述第四栅介质层表面的第四栅电极层。

在本实施例中，若干所述第四栅极结构210还延伸至所述第一隔离区s的基底100表面。

在另一实施例中，若干第四栅极结构510(如图7所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，若干所述第四栅极结构210还延伸至所述第二隔离区q的基底100表面。

在另一实施例中，若干第四栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，所述第四栅极结构210和所述第一栅极结构140为对称结构。

在本实施例中，每个所述栅极组单元还包括第五栅极结构220，且所述第五栅极结构220位于相邻两个第二栅极结构150之间，从而，所述源漏区130还能够接收自所述第五栅极结构220下的沟道在满阱时溢出的电子，使得能够进一步减少所述源漏区130的数量，从而简化了所述延迟积分的cmos图像传感的制造工艺，节省了制造时间。

在本实施例中，所述第五栅极结构220包括位于所述基底100表面的第五栅介质层(图中未标示)，以及位于所述第五栅介质层表面的第五栅电极层。

在本实施例中，若干所述第五栅极结构220还延伸至所述第一隔离区s的基底100表面。

在另一实施例中，若干第五栅极结构520(如图7所示)不延伸至所述第一隔离区s的基底100表面。

在本实施例中，若干所述第五栅极结构220还延伸至所述第二隔离区q的基底100表面。

在另一实施例中，若干第五栅极结构不延伸至第二隔离区的基底表面。

在本实施例中，所述第五栅极结构220和所述第二栅极结构150为对称结构。

在本实施例中，所述第一隔离区s还包括若干相互分立的第二掺杂区180，所述第二掺杂区180内具有第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反，所述若干第二掺杂区180沿所述第二方向y排布。

在本实施例中，所述第二离子为p型离子。在其他实施例中，所述第二离子为n型离子。所述p型离子包括硼离子或者硼氟离子，所述n型离子包括磷离子或者砷离子。

在本实施例中，至少1个以上所述第一栅极结构140延伸至所述第二掺杂区180上。

由于所述第二离子的导电类型与所述第一离子的导电类型相反，并且至少1个所述第一栅极结构140延伸至所述第二掺杂区180上，因此在所述第一光电区r与所述第二光电区t之间具有反掺杂区，从而能够隔离所述第一光电区r与所述第二光电区t之间的暗电流，提高所述时间延迟积分的cmos图像传感器的性能。

在本实施例中，至少1个以上所述第二栅极结构150延伸至所述第二掺杂区180上。由于所述第二离子的导电类型与所述第一离子的导电类型相反，并且至少1个所述第二栅极结构150延伸至所述第二掺杂区180上，因此在所述第一光电区r与所述第二光电区t之间具有反掺杂区，从而能够隔离所述第一光电区r与所述第二光电区t之间的暗电流，提高所述时间延迟积分的cmos图像传感器的性能。

在本实施例中，在垂直于所述基底100表面的方向上，所述第二掺杂区180的深度小于所述源漏区130的深度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。