一种电子器件及其制作方法、集成电路和电子设备与流程

本发明涉及集成电路制造技术领域，尤其涉及一种电子器件及其制作方法、集成电路和电子设备。

背景技术：

半导体中段(middleendoftheline，缩写为meol)与后段(backendoftheline，缩写为beol)工艺制程中，包括导电层的形成，以及在晶圆上不同层导电层间金属连线、接触孔的形成等。其中，导电互连结构是为了实现半导体芯片器件之间的电连接的重要结构。

制作导电互连结构时，多使用cu作为导电层，ta/tan或ti/tin作为衬垫层/阻挡层，从而保证cu在高深宽比通孔中能无孔隙生长、台阶覆盖性良好以及阻挡cu离子向介质层中扩散，提高器件的可靠性和电迁移特性。但是随着器件特征尺寸的缩小，由于电子散射和晶粒边界散射，导电层的电阻率会急剧增加，严重制约了器件性能提升。

技术实现要素：

本发明的目的在于提供一种电子器件及其制作方法、集成电路和电子设备，以降低导电互连结构的总电阻，提升导电互连结构的电传输特性。

为了达到上述目的，本发明提供一种电子器件。该电子器件包括：

衬底；

形成在衬底上方的至少一层介电层；每层介电层开设至少一个互连过孔；

以及至少一个导电互连结构；至少一个互连过孔被至少一个导电互连结构一一对应贯穿；每个导电互连结构包括沿着互连过孔的孔深减小方向分布的扩散阻挡层和导电层；扩散阻挡层内含有钴材料。

与现有技术相比，本发明提供的电子器件中，每层介电层开设至少一个互连过孔；利用含钴材料的单层扩散阻挡层代替ta/tan或ti/tin双层结构的阻挡层/衬垫层，含钴材料的单层扩散阻挡层电阻率远远小于ta/tan或ti/tin双层结构，使得导电性能提高。同时，由于采用含钴材料的单层扩散阻挡层代替ta/tan或ti/tin的双层结构，可以增加导电层的横截面积，从而降低导电层的电阻，提高导电层的电传输特性。因此，本发明提供电子器件含有的导电互连结构的总电阻相对比较低，可以有效保证导电互连结构的电传输特性，提高信号传输速度。

本发明还提供一种电子器件的制作方法。该电子器件的制作方法包括：

提供衬底；

在衬底上形成至少一层介电层；在每层介电层上开设至少一个互连过孔；

在至少一个互连过孔内，沿孔深减小方向形成扩散阻挡层和导电层，以形成至少一个导电互连结构；至少一个互连过孔被至少一个导电互连结构一一对应贯穿；其中，扩散阻挡层内含有钴材料。

与现有技术相比，本发明提供的电子器件的制作方法，其有益效果与上述技术方案提供的电子器件的有益效果相同，在此不做赘述。

本发明还提供一种集成电路。该集成电路包括上述技术方案提供的电子器件。

与现有技术相比，本发明提供的集成电路的有益效果与上述技术方案提供的电子器件的有益效果相同，在此不做赘述。

本发明还提供一种电子设备。该电子设备包括上述技术方案提供的电子器件，或，集成电路。

与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案提供的电子器件的有益效果相同，在此不做赘述。

附图说明

图1为具有双层结构阻挡层的三层导电互连结构示意图；

图2为具有单层钴基合金扩散阻挡层的一层导电互连结构示意图；

图3为具有双层结构阻挡层的一层导电互连结构示意图；

图4为具有单层钴基合金扩散阻挡层的三层导电互连结构示意图；

图5为具有单层钴基合金扩散阻挡层的第一层导电互连结构示意图；

图6为具有双层结构阻挡层的第一层导电互连结构示意图；

图7为具有单层钴基合金扩散阻挡层的第二层导电互连结构示意图；

图8为具有双层结构阻挡层的第二层导电互连结构示意图；

图9为具有单层钴基合金扩散阻挡层的第三层导电互连结构示意图；

图10为具有双层结构阻挡层的第三层导电互连结构示意图；

图11为具有单层钴基合金扩散阻挡层的导电互连结构的制造方法流程图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

目前，在半导体的中段(middleendoftheline，缩写为meol)与后段(backendoftheline，缩写为beol)工艺制程中，通常使用ta/tan或ti/tin作为衬垫层/阻挡层，cu作为互连金属。

如图1示出一种采用ta/tan或ti/tin双层结构的衬垫层/阻挡层形成的导电互连结构的应用场景图。如图1所示，在衬底100上形成有半导体器件110，在半导体器件110上方层叠的设有第一介电层101、第二介电层102和第三介电层103。此处第一介电层101、第二介电层102和第三介电层103可以为二氧化硅、三氧化二铝等介电材料所形成的介电层。

在半导体器件的中段制程中，为了实现半导体器件的信号传输，在第一介电层101中形成至少一个互连过孔，使得半导体器件110需要传输信号的电极露出。然后在第一介电层101背离衬底100的表面逐层沉积第一衬垫层4011、第一阻挡层4012和第一导电层301。第一衬垫层4011可以为ti材料、第一阻挡层4012可以为tin材料，第一导电层301可以为co或w。由图1可以看出，在第一层导互连结构的互连过孔内形成第一衬垫层4011、第一阻挡层4012和第一导电层301；并且，ti衬垫层、tin阻挡层和含co或w的导电层沿着远离衬底的方向依次层叠在一起。此时，第一衬垫层4011可以作为接触金属层与半导体器件110的电极接触，第一阻挡层4012可以阻挡形成第一导电层301的金属材料扩散到衬底100、第一介电层101或半导体器件110，通过第一衬垫层4011增加第一阻挡层4012与第一介电层101的粘附性。

在半导体后段工艺制程(又称为后段互连工艺)，可以在第二介电层102和/或第三介电层102上形成至少一个互连过孔，并在所述互连过孔中形成导电互连结构。例如：当第二介电层102形成至少一个互连过孔时，互连过孔内形成的导电互连结构为第二导电互连结构。当第三介电层103形成至少一个互连过孔时，互连过孔内形成的导电互连结构为第三导电互连结构。

在半导体后段工艺制程中，以第二层导电互连结构为例：在第二介电层102中形成至少一个互连过孔后，在至少一个互连过孔内先淀积第二阻挡层4021，再淀积第二粘附层4022。第二阻挡层4021可以为tan材料、第二粘附层4022可以为ta材料，第二导电层302为cu，以利用第二阻挡层4021阻挡第二导电层302所含的金属材料向介质中扩散，同时增加第二粘附层4022与第二介电层102的粘附性。并且，第二粘附层所含有的ta可以促进cu的成核。

但是，上述现有中段与后段工艺制程中，随着器件尺寸到达5nm及以下工艺节点，由于电子散射和晶粒边界散射，形成导电层的cu金属的电阻率会急剧增加。而且高电阻率的ta/tan或ti/tin的双层结构占据了形成导电层的cu金属的有效体积，使得形成导电层的cu金属的总电阻大大增加。通过减小ta/tan或ti/tin的厚度，来降低形成导电层的cu金属的电阻率，并不能达到预期效果。因此为形成导电层的cu金属保留更多的有效体积至关重要。

针对上述问题，本发明实施例提供一种电子器件。如图2所示，该电子器件200包括：衬底210、至少一层介电层220和至少一个导电互连结构230。应理解，介电层的数量、导电互连结构的数量应当根据电子器件的实际情况设定，此处不做限定。例如：扩散阻挡层2301可以为单层结构，厚度范围为3nm-10nm，不超过10nm，当然也可以根据实际情况调整扩散阻挡层2301的厚度。

上述衬底210可以是未形成任何膜层的衬底，也可以是已经形成一些结构的半成品器件。例如：未形成任何膜层的衬底可以为单晶硅衬底、多晶硅衬底、非晶硅衬底、绝缘体上硅衬底、锗化硅衬底、绝缘体上锗化硅衬底、锗衬底、绝缘体上锗衬底等任意一种。已经形成一些结构的半成品器件可以为形成半导体器件110的衬底210等，也可以是已经形成导电电极的半成品器件。

至少一层介电层220形成在衬底210上方。每层介电层220上开设至少一个互连过孔2302。至少一个互连过孔2302的特征尺寸小于或等于尺寸效应的临界尺寸。应理解，介电层220包括但不限于二氧化硅、低k电介质、氮化硅和/或氮氧化硅。

上文所述尺寸效应实质为小尺寸效应。具体来说，当器件的尺寸与光波波长、德布罗意波长以及超导态的相干长度或透射深度等物理特征尺寸相当或更小时，晶体周期性的边界条件将被破坏，非晶态纳米粒子的颗粒表面层附近的原子密度减少，导致声、光、电、磁、热、力学等特性呈现新的物理性质的变化，称为小尺寸效应。具体到本申请中当互连过孔2302的特征尺寸减小到5nm节点及以下时，由于电子散射和晶粒边界散射，形成导电层2303的cu金属的电阻率会急剧增加，严重降低导电互连结构230的电传输特性。

至少一个互连过孔2302被至少一个导电互连结构230一一对应贯穿。每个互连过孔2302内所形成的导电层2303可以看做是一种金属插塞。应理解，当介电层220的层数为多层时，相邻两层介电层之间应当形成有互连过孔2302，用以形成相邻两层介电层内的导电互连结构230。

每个导电互连结构230包括沿着互连过孔2302的孔深减小方向分布的扩散阻挡层2301和导电层2303。扩散阻挡层2301内含有钴材料。扩散阻挡层2301将介电层220与导电层2303隔离，用以有效地防止导电层2303含有的金属与介电层220所含有的材料之间的相互扩散。应理解，在导电互连结构230中，扩散阻挡层2301介于导电层2303和介电层220之间，用于防止导电层2303含有的金属与介电层220所含有的材料之间的相互扩散。

在实际应用中，当互连过孔2302的孔径小于或等于5nm时，扩散阻挡层2301所含有的co材料的电阻率比较低，使得扩散阻挡层2301的导电能力提高。因此，本发明实施例中导电互连结构230的导电能力比较高。

如图3所示，在图2的基础上，在扩散阻挡层2301和导电层2303之间还可以包括浸润层2304，浸润层2304的作用在于增加导电层2303的浸润性，提高导电层2303与介电层220之间的粘附性。应理解，根据导电层2303含有的不同金属，也可以不采用浸润层，例如导电层含有的金属为钴时，可以不采用浸润层进行浸润。

基于上述电子器件200的结构，下面从以下几个方面分析本发明提供的电子器件的有益效果。

第一方面，利用含钴材料的单层扩散阻挡层代替ta/tan或ti/tin双层结构的阻挡层/衬垫层，在小尺寸中，使得含钴材料扩散阻挡层的电阻率相对ta/tan或ti/tin双层结构的电阻率比较低，因此，本发明实施例中，可以通过降低扩散阻挡层电阻来降低导电互连结构的总电阻，增大通过导电互连结构的电流，提高导电互连结构的电传输特性和导电能力，提高信号传输速度。而且，含钴扩散阻挡层的单层结构的厚度明显小于ta/tan或ti/tin双层结构的厚度，使得导电层在互连过孔内会占有更多有效体积，导电层的截面积增加，从而降低了导电层的电阻。

第二方面，在中段互连结构中，扩散阻挡层设于导电层与衬底之间，钴基合金扩散阻挡层可有效阻挡形成导电层的金属向衬底扩散，同时起到衬垫层的作用，控制硅化反应过程，形成浅结，防止形成尖刺引起器件漏电以及可靠性降低，可有效改善硅化物与衬底的界面形貌，获得平滑稳定的界面，减小电子传输长度，从而减小接触电阻，提高电传输能力。

同时，在后段互连结构中，设于导电层与介电层之间的钴基合金扩散阻挡层可有效阻挡形成导电层的金属向介电层中扩散，提高电迁移特性，防止因电迁移特性退化引起器件失效。如果形成导电层的金属扩散到介电层里，会在导电互连结构中留下缺陷，同时介电层的隔离效果会变差，容易被击穿，导电互连结构寿命降低。

第三方面，扩散阻挡层内的钴材料起到浸润层的作用，提高形成导电层的金属与介电层的粘附性，防止高温下形成导电层的金属发生团聚产生缺陷。如果不采用含钴材料的扩散阻挡层或者浸润层，形成导电层的金属在介电层上粘附性较差，经过高温退火形成导电层的金属会发生团聚，或者在形成导电互连结构的时候导电层生长的质量较差，使得电迁移特性退化。

作为一种可能的实现方式，上述导电互连结构还可以包括浸润层，浸润层位于导电层和扩散阻挡层之间。为了增加浸润效果，该浸润层含有钴材料。

不管是扩散阻挡层还是浸润层，其中所含有钴材料均可以为钴基合金和/或钴金属。并且，扩散阻挡层所含有的钴材料和浸润层所含有的钴材料可以相同，也可以不同。例如：扩散阻挡层为钴基合金，浸润层为钴金属。

示例性的，上述钴基合金可以为co金属和ti、ta、mo、w等至少一种金属形成的合金。例如：钴基合金可以为co-w合金、co-mo合金、co-ti合金等。当钴材料为钴基合金时，钴基合金随着互连过孔特征尺寸的减小，电阻率增加较小，在小尺寸限制下具有较高的电导率。

作为一种可能的实现方式，钴基合金所含有的杂金属原子百分比含量为20％-50％。通过控制钴基合金所含有的杂金属原子百分比，可以有效阻挡形成导电层的金属向衬底或介电层扩散。在中段互连结构中，钴基合金作为衬垫层，还具有与衬底反应形成欧姆接触的功能，从而形成浅结。这种浅结比较平滑，不具有尖刺状，从而有效防止形成尖刺引起电子器件漏电和可靠性降低的问题。同时，当钴基合金所含有的杂金属原子百分比含量为20％-50％时，形成的浅结实质是钴基合金与衬底反应生成的半导体硅化物，其界面形貌平滑稳定，可以有效降低衬底与硅化物界面的电子传输长度，从而减小衬底与硅化物的接触电阻，提高电传输能力。

示例性的，上述扩散阻挡层为钴基合金。此时，扩散阻挡层背离所述导电层与互连过孔的内壁接触。这种情况下，扩散阻挡层与介电层接触效果比较好，可以降低导电互连结构在互连过孔内所受到的应力，防止因为应力过大所导致的导电互连结构断裂，进而提高导电互连结构的电传输可靠性。

示例性的，上述浸润层为钴金属。利用钴金属对导电层进行浸润，提高导电层与扩散阻挡层的粘附性，提高导电层与扩散阻挡层之间的界面质量，从而提升导电互连结构的电迁移特性。

图4示出本发明实施例提供的电子器件的具体结构示意图。如图4所述，该电子器件含有三层介电层。每层介电层均开设有一个互连过孔。每个互连过孔内形成有导电互连结构。

具体来说，为了方便传输信号，提高两相邻导电互连结构之间的界面特性。在第一层导电互连结构的互连过孔内形成第一导电层301后，还会在第一导电层301背离衬底的表面形成第一金属盖帽层501。通过第一金属盖帽层501实现同层导电互连结构之间的电传输或者相邻上下两层导电互连结构之间的电传输。同理，在第二层导电互连结构的互连过孔内形成第二导电层302后，还会在第二导电层302背离衬底的表面形成第二金属盖帽层502；在第三层导电互连结构的互连过孔内形成第三导电层303后，还会在第三导电层303背离衬底的表面形成第三金属盖帽层503。应理解，第二金属盖帽层502和第三金属盖帽层503与第一金属盖帽层501的作用是相同的。其中，导电层包括cu、w、co中的任一种或者几种的组合。鉴于在每层介电层上需要刻蚀形成互连过孔，所以在每层金属盖帽层背离衬底的表面需要沉积一层绝缘层，也称为掩模层。

示例性的，在第一金属盖帽层501背离衬底的表面形成第一绝缘层601，再在第一绝缘层601上方形成第二介电层102，在第二介电层102背离衬底的表面根据第一层导电互连结构的位置开设相应的互连过孔。具体地，在第二介电层102相应的互连过孔的位置向下刻蚀第二介电层102和第一绝缘层601，以第一金属盖帽层501为刻蚀停止层，在第二介电层102和第一绝缘层601相应的互连过孔位置形成接触过孔，在接触过孔内沿着孔深减小方向淀积第二扩散阻挡层402和第二导电层302，以形成第二层导电互连结构。使得第一介电层101所开设的互连过孔内形成的导电互连结构与上述第二介电层102所开设的互连过孔内形成的导电互连结构电连接。同理，在第二导电层302背离衬底的表面形成第二金属盖帽层502，在第二金属盖帽层502背离衬底的表面形成第二绝缘层602，在第二绝缘层602背离衬底的表面形成第三介电层103，然后在第三介电层103背离衬底的表面根据第二层导电互连结构的位置开设相应的互连过孔，并在互连过孔内形成导电互连结构。

在一种示例方式中，在半导体衬底表面形成介电层的应用场景下，该介电层开设有互连过孔，并在互连过孔内形成导电互连结构。

如图5所示，在半导体的中段工艺制程中，本发明实施例中的第一介电层101形成在衬底100上，第一介电层101开设的互连过孔内形成的导电互连结构包括钴基合金和co金属层。钴基合金作为前文所述第一扩散阻挡层401，co金属层作为前文所述第一导电层301。并且，在第一导电层301背离衬底的表面还形成有第一金属盖帽层501，在第一金属盖帽层501背离衬底的表面还形成有第一绝缘层601。

如图6所示，现有技术中第一介电层101开设的互连过孔内形成的导电互连结构包括作为第一衬垫层4011的ti，作为第一阻挡层4012的tin以及作为第一导电层301的co/w。

通过对比图5和图6中的导电互连结构可以看出，作为单层结构的第一扩散阻挡层401代替由第一衬垫层4011和第一阻挡层4012组成的双层结构。可以看出单层结构的第一扩散阻挡层401的厚度明显小于由第一衬垫层4011和第一阻挡层4012组成的双层结构的厚度，以给第一导电层301留出更多的有效体积，使第一导电层301的横截面积明显增大，降低第一导电层301的电阻；同时图5中第一扩散阻挡层401采用低电阻率的钴基合金，提高扩散阻挡层的导电性能。

在另一种示例方式中，如图7和图8所示，在半导体后段工艺制程的应用场景下，衬底上已经形成有部分结构，例如图5所示的第一层导电互连结构。在该第一层导电互连结构上形成第二介电层102，并开设互连过孔，在互连过孔中形成第二层导电互连结构。

例如：如图7所示，第二层导电互连结构包括钴基合金和cu导电层。钴基合金作为前文所述第二扩散阻挡层402，cu导电层作为前文第二导电层302。

如图8所示，现有技术中第二介电层102开设的互连过孔内形成的导电互连结构包括作为第二阻挡层4021的tan，作为第二粘附层4022的ta以及作为第二导电层302的cu。

通过对比图7和图8中的导电互连结构可以看出，作为单层结构的第二扩散阻挡层402代替由第二阻挡层4021和第二粘附层4022组成的双层结构。可以看出单层结构的第二扩散阻挡层401的厚度明显小于由第二阻挡层4021和第二粘附层4022组成的双层结构的厚度，以给第二导电层302留出更多的有效体积，使第二导电层302的横截面积明显增大，降低第二导电层302的电阻；同时图7中第二阻挡层402采用低电阻率的钴基合金，提高扩散阻挡层的导电性能。

在又一种示例方式中，如图9和图10所示，在半导体后段制程的应用场景下，衬底上已经形成有部分结构，例如图7所示的第二层导电互连结构。在该第二层导电互连结构上形成第三介电层103，并开设互连过孔，在互连过孔中形成第三层导电互连结构。

例如：如图9所示，第三层导电互连结构包括钴基合金、cu导电层。钴基合金作为前文所述第三扩散阻挡层403，cu导电层作为前文所述第三导电层303。

如图10所示，现有技术中第三介电层102开设的互连过孔内形成的导电互连结构包括作为第三阻挡层4031的tan，作为第三粘附层4032的ta以及作为第三导电层303的cu。

通过对比图9和图10中的导电互连结构，可以得到图5和图6对比、图7和图8对比的相同效果，在此不再赘述。

本发明实施例还提供一种电子器件的制备方法。如图7所示，该电子器件的制备方法包括：

步骤101、提供衬底100。

步骤102、在衬底100上形成至少一层介电层；并在每层介电层上开设至少一个互连过孔；至少一个互连过孔的特征尺寸小于或等于尺寸效应的临界尺寸。

步骤103、在至少一个互连过孔内，沿孔深减小方向形成扩散阻挡层和导电层，以形成至少一个导电互连结构；至少一个互连过孔被至少一个导电互连结构一一对应贯穿；其中，扩散阻挡层内含有钴材料。

与现有技术相比，本发明实施例提供的电子器件的制作方法的有益效果与上述电子器件的有益效果，此处不做赘述。

作为一种可能的实现方式，上述钴材料为钴基合金和/或钴金属。例如：所述扩散阻挡层为钴基合金，所述浸润层含有钴材料。

作为一种可能的实现方式，上述导电互连结构还包括浸润层。浸润层位于导电层和扩散阻挡层之间。浸润层含有钴材料。

作为一种可能的实现方式，所述扩散阻挡层背离所述导电层与所述互连过孔的内壁接触。

本发明实施例还提供了一种集成电路，该集成电路包括上述实施例一所描述的电子器件。应理解，该电子器件可以采用现有工艺或者上述实施例二所描述的制备方法制作而成。

与现有技术相比，本发明实施例提供的集成电路的有益效果与上述实施例一提供的电子器件的有益效果相同，在此不做赘述。

本发明实施例提供了一种电子设备。该电子设备包括上述实施例一提供的电子器件，或，上述实施例三提供的集成电路。应理解，该电子器件可以采用现有工艺或者上述实施例二所描述的制备方法制作而成。

与现有技术相比，本发明提供的电子设备的有益效果与上述实施例一提供的半导体器件的有益效果相同，在此不做赘述。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。