半导体结构、测试垫结构及其制造方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体结构、测试垫结构及测试垫结构的制造方法。

背景技术：

随着半导体技术的发展，集成电路(integratedcircuit，ic)元件封装处理也成了关注的重点。为了保证芯片可靠性，通常需要对半导体器件进行检测，为了便于与检测装置连接，半导体器件中一般具有测试垫，检测装置可通过测试垫对半导体器件的性能进行检测。

现有技术中，测试垫的表面低于钝化层的表面，致使测试不便，需要额外增加测试垫，以保证测试顺利进行；同时，现有技术中，重布线层与测试垫的接触面较小，导电能力较弱。

所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种半导体结构、测试垫结构及测试垫结构的制造方法，可提高提高导电能力，且便于测试。

根据本公开的一个方面，提供一种测试垫结构，包括：

钝化层；

介电层，设置于所述钝化层的一侧，包括重布线层和导电体，所述重布线层具有测试部，所述导电体位于所述重布线层远离所述钝化层的一侧，且与所述测试部正对设置；

通孔，穿过所述钝化层和所述测试部，并露出所述导电体，所述测试部的部分区域延伸至所述通孔内；

测试垫，填充于所述通孔，且具有第一端和第二端，所述第一端与所述导电体连接，所述第二端凸出于所述钝化层。

在本公开的一种示例性实施例中，所述通孔包括多个依次对接的孔段，多个所述孔段至少包括：

第一孔段，位于所述导电体和所述测试部之间，且露出所述导电体；

第二孔段，位于所述测试部，且与所述第一孔段对接；

第三孔段，位于所述测试部远离所述导电体的一侧，且与所述第二孔段对接；

所述第一孔段和所述第三孔段中至少一个的孔径大于所述第二孔段的孔径。

在本公开的一种示例性实施例中，所述第一孔段和所述第三孔段的孔径均大于所述第二孔段的孔径，且所述第三孔段的孔径大于所述第一孔段的孔径。

在本公开的一种示例性实施例中，所述多个依次对接的孔段还包括：

第四孔段，位于所述钝化层，且一端与所述第三孔段对接，另一端位于所述钝化层远离所述介电层的表面，所述第四孔段的孔径大于所述第三孔段的孔径。

在本公开的一种示例性实施例中，所述测试垫的第二端的外径大于所述通孔的孔径。

在本公开的一种示例性实施例中，所述重布线层的材料包括铝、钨、铜和钛中至少一种。

在本公开的一种示例性实施例中，所述测试垫的材料为锡、铜、镍和金中至少一种。

根据本公开的一个方面，提供一种测试垫结构的制造方法，包括：

形成介电层，所述介电层具有重布线层和导电体，所述重布线层具有测试部；

形成覆盖所述介电层的钝化层，所述导电体位于所述重布线层远离所述钝化层的一侧，且与所述测试部正对设置；

形成通孔，所述通孔穿过所述钝化层，且穿过所述测试部，并露出所述导电体，所述测试部的部分区域延伸至所述通孔内；

在所述通孔内形成测试垫，所述测试垫填充于所述通孔，且具有第一端和第二端，所述第一端与所述导电体连接，所述第二端凸出于所述钝化层。

在本公开的一种示例性实施例中，形成介电层，所述介电层具有重布线层和导电体，所述重布线层具有测试部，包括：

形成基底，所述基底包括所述导电体和覆盖于所述导电体的第一绝缘层；

在所述基底上形成所述重布线层；

形成覆盖所述重布线层的第二绝缘层。

在本公开的一种示例性实施例中，形成通孔，所述通孔穿过所述钝化层，且穿过所述测试部，并露出所述导电体，所述测试部的部分区域延伸至所述通孔内，包括：

通过非等向刻蚀工艺形成预设孔，所述预设孔穿过所述钝化层和所述测试部，且露出所述导电体；

通过等向刻蚀工艺对所述预设孔的内壁进行刻蚀，得到所述通孔，所述测试部的部分区域延伸至所述通孔内，且所述通孔具有多个依次对接的孔段。

在本公开的一种示例性实施例中，所述多个依次对接的孔段至少包括：

第一孔段，位于所述导电体和所述测试部之间，且露出所述导电体；

第二孔段，位于所述测试部，且与所述第一孔段对接；

第三孔段，位于所述测试部远离所述导电体的一侧，且与所述第二孔段对接；

所述第一孔段和所述第三孔段中至少一个的孔径大于所述第二孔段的孔径。

在本公开的一种示例性实施例中，所述多个依次对接的孔段还包括：

第四孔段，位于所述钝化层，且一端与所述第三孔段对接，另一端位于所述钝化层远离所述介电层的表面；

所述第四孔段的孔径大于所述第三孔段的孔径。

在本公开的一种示例性实施例中，所述测试垫的第二端的外径大于所述通孔的外径。

根据本公开的一个方面，提供一种半导体结构，包括上述任意一项所述的半导体器件。

本公开的半导体结构、测试垫结构及其制造方法，由于将测试垫的第二端凸出于钝化层的表面，在保证测试垫的测试功能的同时避免额外建立测试垫，降低成本；又由于重布线层的测试部的部分区域延伸至通孔内，可增大测试垫与测试部的接触面积，减小串联电阻，提高导电能力。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

图1为本公开实施方式测试垫结构的示意图。

图2为本公开实施方式测试垫结构的俯视图。

图3为本公开实施方式通孔的示意。

图4为本公开实施方式测试垫结构的制造方法的流程图。

图5为本公开实施方式制造方法的步骤s110的流程图。

图6为本公开实施方式制造方法的步骤s1102后的结构示意图。

图7为本公开实施方式制造方法的步骤s1103后的结构示意图。

图8为本公开实施方式制造方法的步骤s130的流程图。

图9为本公开实施方式制造方法中形成预设孔的原理图。

图10为本公开实施方式骤s1302后的结构示意图。

图中：100、预设孔；200、光刻胶层；1、钝化层；2、介电层；21、重布线层；22、导电体；23、第一绝缘层；24、第二绝缘层；3、通孔；31、第一孔段；32、第二孔段；33、第三孔段；34、第四孔段；4、测试垫。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”、“第二”“第三”和“第四”仅作为标记使用，不是对其对象的数量限制。

本公开实施方式提供了一种测试垫结构，该测试垫结构可用于半导体器件的封装。如图1-图3所示，该测试垫结构可以包括钝化层1、介电层2、通孔3及测试垫4，其中：

介电层2可设置于所述钝化层1的一侧，可包括重布线层21和导电体22，重布线层21可具有测试部211，导电体22可位于重布线层21远离钝化层1的一侧，且可与测试部211正对设置；

通孔3可穿过钝化层1和测试部211，并可露出导电体22，测试部211的部分区域可延伸至通孔3内；

测试垫4可填充于通孔3，且可具有第一端和第二端，第一端可与导电体22连接，第二端可凸出于钝化层1。

本公开的半导体结构、测试垫结构及其制造方法，由于将测试垫4的第二端凸出于钝化层1的表面，在保证测试垫的测试功能的同时避免额外建立测试垫，降低成本；又由于重布线层21的测试部211的部分区域延伸至通孔3内，可增大测试垫4与测试部211的接触面积，减小串联电阻，提高导电能力。

下面对本公开实施方式测试垫结构的各部分进行详细说明：

钝化层1可覆盖于介电层2的表面，可用于对介电层2进行保护，钝化层1可以是单层或多层结构，其材料可以是绝缘材料，具体而言，可以是聚合物材料或非金属氧化物材料，举例而言，可以是聚酰亚胺(pi)，还可以是氧化硅、氮化硅等，当然还可以是其他绝缘材料，在此不再一一列举。

如图3所示，介电层2可设置于钝化层1的一侧，介电层2可包括重布线层21和导电体22，重布线层21可具有测试部211，导电体22可位于重布线层21远离钝化层1的一侧，且可与测试部211正对设置。介电层2的形状可以是圆形、椭圆形、矩形或其他不规则形状，介电层2的材料可以是氮化硅、二氧化硅等，在此不对其材料做特殊限定。

重布线层21可以嵌设于介电层2，重布线层21可以包括一个或多个导线。重布线层21的材料可以是金属，举例而言，其可以是铝、钨、铜和钛中至少一种，当然，还可以是其他材料，只要能导电即可。重布线层21可具有测试部211，测试部211可用于将测试垫4与其他测试垫4或者焊垫导通，且测试部211可具有露出导电体22的开口。

导电体22可设于重布线层21远离钝化层1的一侧，且可与测试部211正对设置。导电体22可呈板状结构，其形状可以是圆形、矩形或其他不规则形状，其材料可以导电性能较强的金属材料，举例而言，可以是铝、钨、铜和钛中至少一种，当然，也可以是其他材料，在此不对导电体22的形状和材料做特殊限定。

通孔3可穿过钝化层1和测试部211，并可露出导电体22，测试部211的部分区域可延伸至通孔3内。通孔3的一端可与导电体22连接，另一端可位于钝化层1远离介电层2的表面，其横截面的形状可以是圆形，矩形等，还可以是其他不规则形状，在此不对通孔3的形状做特殊限定。通孔3可为直孔，也可为包括多个孔段的台阶孔。

举例而言，如图3所示，通孔3可包括多个依次对接的孔段，多个孔段可以包括第一孔段31、第二孔段32、第三孔段33和第四孔段34。其中：

第一孔段31可位于导电体22和测试部211之间，且可露出导电体22，具体而言，第一孔段31可设于介电层2上，其第一端可与导电体22的表面相接，其第二端可与测试部211相接，且其第一端的孔径可小于第二端的孔径。

第二孔段32可位于测试部211，且可与第一孔段31对接，举例而言，第二孔段32的一端可与第一孔段31对接，另一端可位于重布线层21远离导电体22的一面。需要说明的是，第二孔段32与第一孔段31对接的一端的孔径小于第二孔段32远离导电体22的一端的孔径。

第三孔段33可位于测试部211远离导电体22的一侧，且可与第二孔段32对接，具体而言，第三孔段33可设于介电层2上，第三孔段33的一端可与第二孔段32对接，另一端可与钝化层1相接，且其与第二孔段32对接的一端的孔径可小于其与钝化层1相接的一端的孔径。

第四孔段34可位于钝化层1，且第四孔段34一端可与第三孔段33对接，另一端可位于钝化层1远离介电层2的表面。

需要说明的是，第一孔段31和第三孔段33中至少一个的孔径可大于第二孔段32的孔径。第四孔段34的孔径可大于第三孔段33的孔径。具体而言，第一孔段31的孔径的最小值可大于第二孔段32孔径的最大值；或者第三孔段33的孔径的最小值可大于第二孔段32孔径的最大值；在一实施方式中，第一孔段31和第三孔段33的孔径的最小值均可大于第二孔段32的孔径的最大值，且第三孔段33的孔径的最小值可大于第一孔段31的孔径的最大值，同时，第四孔段34的孔径的最小值可大于第三孔段33的孔径的最大值。

如图1所示，测试垫4可填充于通孔3，其形状可与通孔3的形状相匹配。且可具有第一端和第二端，第一端可与导电体22连接，第二端可凸出于钝化层1，且测试垫4的第二端的外径可大于通孔3的孔径。

测试垫4可以以电镀的形式填充于通孔3内，且其可依次与导电体22、介电层2的第一绝缘层23、测试部211、介电层2的第二绝缘层24以及钝化层1相接触。测试垫4的材料可以是导电材料，举例而言，其材料可以是金属，例如，可以包括锡、铜、镍和金中至少一种，当然，也可以是其他材料，在此不对测试垫4的材料做特殊限定，只要能导电并可实现测试垫4的功能即可。

如图1-图3所示，导电体22、测试部211、测试垫4和通孔3的数量均可为多个，且多个导电体22、多个测试部211、多个接触体3和多个测试垫4可一一对应设置，且多个测试垫结构可通过重布线层21连通。当然，导电体22、测试部211、测试垫4和通孔3的数量均可为一个，且导电体22、测试部211、接触体3和测试垫4可参考上述描述对应设置，形成一个测试垫结构。

本公开实施方式还提供了一种测试垫结构的制造方法，如图4所示，该制造方法可以包括：

步骤s110，形成介电层，所述介电层具有重布线层和导电体，所述重布线层具有测试部；

步骤s120，形成覆盖所述介电层的钝化层，所述导电体位于所述重布线层远离所述钝化层的一侧，且与所述测试部正对设置；

步骤s130，形成通孔，所述通孔穿过所述钝化层，且穿过所述测试部，并露出所述导电体，所述测试部的部分区域延伸至所述通孔内；

步骤s140，在所述通孔内形成测试垫，所述测试垫填充于所述通孔，且具有第一端和第二端，所述第一端与所述导电体连接，所述第二端凸出于所述钝化层。

本公开实施方式的制造方法，由于将测试垫4的第二端凸出于钝化层1的表面，在测试垫4出现磨损时不会陷入钝化层1内，可维持正常的测试功能，避免额外建立测试垫，降低成本；又由于重布线层21的测试部211的部分区域延伸至通孔3内，可增大测试垫4与测试部211的接触面积，减小串联电阻，提高导电能力。下面对本公开实施方式的制造方法的各步骤进行详细说明：

在步骤s110中，形成介电层，所述介电层具有重布线层和导电体，所述重布线层具有测试部。

介电层2的材料可以是氮化硅、二氧化硅等，在此不对其材料做特殊限定。介电层2的形状可以是圆形、椭圆形、矩形或其他不规则形状，

导电体22可与测试部211正对设置，导电体22的形状可以是圆形、矩形或其他不规则形状，其材料可以导电性能较强的金属材料，举例而言，可以是铝、钨、铜和钛中至少一种，当然，也可以是其他材料，在此不对导电体22的形状和材料做特殊限定。

举例而言，如图5所示，步骤s110可包括：

步骤s1101、形成一基底，所述基底包括所述导电体和覆盖于所述导电体的第一绝缘层；

如图6所示，基底可以包括多个间隔设置的导电体22，该导电体22可以与外部电路连接，且多个导电体22均可覆盖于第一绝缘层23下，该第一绝缘层23的材料可以是聚合物，举例而言，可以是无机硅化合物，例如，可以是氮化硅、二氧化硅等，在此不对其材料做特殊限定。

步骤s1102、在所述基底上形成所述重布线层；

在一实施方式中，如图7所示，重布线层21可以是嵌设于介电层2的导线，具体而言，其可以是贯穿于介电层2，且可与基底平行设置的一个或多个导线，重布线层21的材料可以是金属，具体而言，其可以是铝、钨、铜和钛中至少一种，当然，还可以是其他材料，只要能导电即可。重布线层21可具有测试部211，测试部211可用于将测试垫与其他测试垫或者焊垫导通，且测试部211可具有露出导电体22的开口。

在另一实施方式中，重布线层21可以包括测试部211，且测试部211可具有正对于导电体22，且露出导电体22的开口。

步骤s1103、在所述重布线层上形成第二绝缘层。

第二绝缘层24可位于重布线层21远离导电体22的一侧，且覆盖于重布线层21的表面，当测试部211具有正对于导电体22且露出导电体22的开口时，第二绝缘层24可也覆盖测试部211正对于导电体22的开口。

在步骤s120中，形成覆盖所述介电层的钝化层，所述导电体位于所述重布线层远离所述钝化层的一侧，且与所述测试部正对设置。

钝化层1可覆盖于介电层2的表面，可用于对介电层2进行保护，钝化层1可以是单层或多层结构，其材料可以是绝缘材料，具体而言，可以是聚合物材料或非金属氧化物材料，例如可以是聚酰亚胺(pi)，还可以是氧化硅、氮化硅等，当然还可以是其他绝缘材料，在此不再一一列举。钝化层1可位于重布线层21远离导电体22的一侧，即导电体22可设于重布线层21远离钝化层1的一侧。

步骤s130，形成通孔，所述通孔穿过所述钝化层，且穿过所述测试部，并露出所述导电体，所述测试部的部分区域延伸至所述通孔内；

通孔3可穿过钝化层1和测试部211，并可露出导电体22，测试部211的部分区域可延伸至通孔3内，有利于扩大通孔3与测试部211的接触面积，减小串联电阻，提高导电能力。通孔3的具体结构可参考上述描述，在此不再赘述。

在一实施方式中，如图8所示，步骤s130可包括：

步骤s1301、通过非等向刻蚀工艺形成预设孔，所述预设孔穿过所述钝化层和所述测试部，且露出所述导电体。

在钝化层1上形成光刻胶层200，对钝化层1和介电层2进行非等向刻蚀形成预设孔100，该预设孔100的一端可与导电体22的表面相接，另一端可位于钝化层1远离介电层2的表面，预设孔100可穿过测试部211，使得测试部211具有露出导电体22的开口。

步骤s1302、通过等向刻蚀工艺对所述预设孔的内壁进行刻蚀，得到所述通孔，所述测试部的部分区域延伸至所述通孔内，且所述通孔具有多个依次对接的孔段。

在一实施方式中，如图9所示，可对预设孔100进行分段刻蚀，举例而言，可分别对预设孔100与第一绝缘层24相接触的侧壁、预设孔100与重布线层21相接触的侧壁、预设孔100与第二绝缘层24相接触的侧壁以及预设孔100与钝化层1相接触的侧壁进行刻蚀，刻蚀完成后可去除光刻胶层200，进而形成具有预设形状的通孔3。该预设形状可为圆形、矩形或其他形状，在此不对通孔3的形状做特殊限定。举例而言，可通过等向湿法刻蚀的方法对各层进行刻蚀得到通孔3，如图10所示，通孔3可包括多个依次对接的孔段，多个孔段可以包括第一孔段31、第二孔段32、第三孔段33和第四孔段34。其中：

第一孔段31可位于导电体22和测试部211之间，且可露出导电体22，具体而言，第一孔段31可设于介电层2上，其第一端可与导电体22的表面相接，其第二端可与测试部211相接，且其第一端的孔径可小于第二端的孔径。

第二孔段32可位于测试部211，且可与第一孔段31对接，举例而言，第二孔段32的一端可与第一孔段31对接，另一端可位于重布线层21远离导电体22的一面。需要说明的是，第二孔段32与第一孔段31对接的一端的孔径小于第二孔段32远离导电体22的一端的孔径。

第三孔段33可位于测试部211远离导电体22的一侧，且可与第二孔段32对接，具体而言，第三孔段33可设于介电层2上，第三孔段33的一端可与第二孔段32对接，另一端可与钝化层1相接，且其与第二孔段32对接的一端的孔径可小于其与钝化层1相接的一端的孔径。

第四孔段34可位于钝化层1，且第四孔段34一端可与第三孔段33对接，另一端可位于钝化层1远离介电层2的表面。

需要说明的是，第一孔段31和第三孔段33中至少一个的孔径可大于第二孔段32的孔径。第四孔段34的孔径可大于第三孔段33的孔径。具体而言，第一孔段31的孔径的最小值可大于第二孔段32孔径的最大值；或者第三孔段33的孔径的最小值可大于第二孔段32孔径的最大值；在一实施方式中，第一孔段31和第三孔段33的孔径的最小值均可大于第二孔段32的孔径的最大值，且第三孔段33的孔径的最小值可大于第一孔段31的孔径的最大值，同时，第四孔段34的孔径的最小值可大于第三孔段33的孔径的最大值。

步骤s140，在所述通孔内形成测试垫，且所述测试垫填充于所述通孔，且具有第一端和第二端，所述第一端与所述导电体连接，所述第二端凸出于所述钝化层。

测试垫4可以以电镀、蒸镀等形式填充于通孔3内，当然也可以是其他方式，在此不对测试垫4填充于通孔3的方式做特殊限定，只要能充满通孔3，并可导电即可。测试垫4其形状可与通孔3的形状相匹配。测试垫4可具有第一端和第二端，第一端可与导电体22连接，第二端可凸出于钝化层1，且测试垫4的第二端的外径可大于通孔3的孔径。测试垫4的材料和具体结构可参考上述描述，在此不再赘述。

需要说明的是，通过本制造方法制造的测试垫结构的数量可以是一个也可以是多个，且多各测试垫结构可通过重布线层21连通。

本公开实施方式还提供一种半导体器件，该半导体结构可包括上述实施方式的测试垫结构。该半导体器件可以是包括多个测试垫结构的集成电路，当然也可以是其他形式的半导体结构，在此不做特殊限定。同时，该半导体器件的有益效果可参考上述实施方式中的测试垫结构的有益效果，在此不再赘述。

需要说明的是，尽管在附图中以特定顺序描述了本公开中制造方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。