电子装置的制作方法

交叉引用

本申请要求于2019年06月19日递交的美国正式申请案第16/446,087号的优先权及益处，在此全文引用上述美国正式申请案公开的内容以作为本公开的一部分。

本公开涉及一种电子装置。尤其涉及一种具有一重分布层的一电子装置，其中该重分布层具有一条状部。

背景技术：

半导体集成电路(integratedcircuit，ic)行业已因各种电子元件集成密度的持续提升而经历持续且快速的成长。很大程度上，集成密度的多个所述提升源自于最小特征尺寸(minimumfeaturesize)的重复减小，此使得更多的组件能够整合至给定区域中。由于集成组件所占据的面积主要位于半导体晶片的表面上，多个整合度提升本质上是在二维(two-dimensional，2d)的层面上。尽管光刻的显著改良已导致2d集成电路形成的显著改良，但可在两个维度上达成的密度仍存在物理限制。此等限制之一是制造此等组件所需的最小尺寸。如此的降低规格亦已增加处理与制造ics的复杂度，且针对这些要实现的进步，是需要在ic制造中的类似发展。

在所追求的更高装置密度中，较佳的效能、较低的成本以及在制造与设计的挑战已导致多层装置的发展。多个所述多层装置可具有多个层间介电层(interlayerdielectriclayers，ilds)、一或多个导线层(wiringlayers)以及一或多个穿孔(vias)，多个所述导线层凹陷入多个所述层间介电层，多个所述穿孔夹置在两个导线层之间。然而，当规格持续降低时，由于沿着多个所述层间介电层的多个侧壁的一薄金属沉积，其变得更难形成一确实的穿孔。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现要素：

本公开的目的在于提供一种电子装置，以解决上述至少一个问题。

本公开的一实施例提供一种电子装置。该电子装置包括一基底、至少一接触垫以及一重分布层。该至少一接触垫配置在该基底上。该重分布层包括一条状部，其中该重分布层电性连接该接触垫，该条状部包括至少两个步阶，且每一步阶包括多个波峰与波谷。

依据本公开的一些实施例，该重分布层的每一条状步阶包括一阶高部以及一阶宽部。

依据本公开的一些实施例，该重分布层的该条状部在距接触垫的距离减小的位置处逐渐变细。

依据本公开的一些实施例，每一条状步阶的多个所述波峰之间的一距离在0.5μm到5.0μm之间的范围。

依据本公开的一些实施例，每一条状步阶的多个所述波峰与多个所述波谷之间的一高度在1.0μm到5.0μm之间的范围。

依据本公开的一些实施例，该重分布层大致上为一保形层。

依据本公开的一些实施例，该电子装置，还包括：一钝化层，覆盖该基底以及该接触垫；以及一介电层，配置在该钝化层上。

依据本公开的一些实施例，该重分布层穿经该介电层以及该钝化层。

依据本公开的一些实施例，该钝化层包含氮化硅，且该介电层包含二氧化硅。

依据本公开的一些实施例，该基底包括一半导体晶片。

由于一条状图案以及一侧壁的一逐渐变细的轮廓，可强化在介电层的多个所述侧壁上的重分布层的粘性，由此提升由重分布层所形成的多个所述穿孔的可靠度。

上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离随附的权利要求所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考虑附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号指相同的元件。

图1为依据本公开一些实施例的一种电子装置的剖视示意图。

图2为依据本公开一些实施例的一种电子装置的立体示意图。

图3为依据本公开一些实施例的一种电子装置的一区段k的俯视示意图。

图4为依据本公开一些实施例的用于蚀刻一牺牲层的一掩膜层的俯视示意图。

附图标记如下：

1电子装置

10基底

12接触垫

14钝化层

16介电层

20重分布层

22条状步阶

24条状步阶

26波峰

28波谷

30条状部

32阶高部

34阶宽部

40掩膜层

a虚拟元件

d1距离

h1高度

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

其将理解的是，虽然用语“第一(first)”、“第二(second)”、“第三(third)”等可用于本文中以描述不同的元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些用语所限制。这些用语仅用于从另一元件、部件、区域、层或部分中区分一个元件、部件、区域、层或部分。因此，以下所讨论的“第一元件(firstelement)”、“部件(component)”、“区域(region)”、“层(layer)”或“部分(section)”可以被称为第二元件、部件、区域、层或部分，而不背离本文所教示。

本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，多个术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。

依据本公开的一些实施例，图1为一种电子装置1的剖视示意图，图2为电子装置1的立体示意图，以及图3为如图2所示的电子装置1的一区段k的俯视示意图。请参考图1至图3，在一些实施例中，电子装置1具有一基底10、至少一接触垫12以及一重分布层(redistributionlayer)20，接触垫12配置在基底10上，重分布层20具有一条状部(strip-shapedportion)30。重分布层20电性连接接触垫12。重分布层20的条状部30具有至少两个条状步阶(strip-shapedsteps)22及24。如图2及图3所示，每一条状步阶22、24具有多个波峰(peaks)26与波谷(valleys)28。

在一些实施例中，电子装置1还具有一钝化层(passivationlayer)14以及一介电层16，钝化层14覆盖基底10以及接触垫12，介电层16配置在钝化层14上。重布线层20亦可穿经介电层16与钝化层14。在一些实施例中，钝化层14可包含氮化硅(siliconnitride，si3n4)，而介电层16可包含二氧化硅(silicondioxide，sio2)。再者，基底10可包括一半导体晶片(semiconductorwafer)，举例来说，其可为一硅基晶片(siliconbasedwafer)、半导体芯片(semiconductorchip)或是晶片部分。基底10可包括多个电介质与金属交错的互连层(alternatingdielectricandmetalinterconnectlayers)，其覆盖一上金属层(uppermetallayer)(图未示)，所述上金属层可包含接触垫12。理应注意的是，基底10亦可为所述技术领域中技术人员所已知的任何其他不同结构，但并不以此为限，其可包括陶瓷(ceramic)以及有机基(organicbased)基底。

在一些实施例中，请参考图1，每一条状步阶22及24可包括一阶高部(riserpart)32以及一阶宽部(treadpart)34。再者，重分布层20的条状部30可在距接触垫12的距离减小的位置处逐渐变细。请参考图2及图3，在一些实施例中，每一条状步阶22与24的多个波峰26之间的一距离d1，在0.5到5.0微米(micrometers，μm)的范围之间，例如3.0μm。再者，每一条状步阶22与24的多个波峰26与多个波谷28之间的一高度h1，在1.0到5.0微米(micrometers，μm)的范围之间，例如约2.0μm。在一些实施例中，重分布层20大致为一保形层(conformallayer)。例应注意的是，每一条状步阶22与24的多个波峰26之间的距离d1，以及多个波峰26与多个波谷28之间的高度h1，可依据距接触垫12的距离而改变。

在一些实施例中，电子装置可以如下所述的一工艺进行制造。理应注意的是，文后的制造流程的叙述不应构成来限制多个制造流程，且其可能为其他不同的制造流程。图4为依据本公开一些实施例用于蚀刻一牺牲层(sacrificiallayer)的一掩膜层(masklayer)40的俯视示意图。请参考图1及图4，可提供基底10。在一些实施例中，基底10亦可包括多个元件(components)，例如晶体管、电阻器、电容器、二极管等。在一些实施例中，基底10还可具有一互连结构以及一或多个层间电介质(interlayerdielectrics)，互连结构包括配置在多个元件上的交错堆叠的导线层(wiringlayers)以及穿孔(vias)，多个层间电介质包围多个导线层以及多个穿孔(图未示)。至少一接触垫12形成在基底10上。在一些实施例中，接触垫12可由以下步骤形成：(1)沉积一毯覆导电层(blanketconductivelayer)(图未示)；(2)在该毯覆导电层上提供一掩膜层；(3)执行一光刻工艺(photolithographyprocess)以界定需要形成接触垫12的一图案；(4)执行一蚀刻工艺以移除毯覆导电层通过掩膜层暴露的多个部分；以及(5)移除掩膜层。在一些实施例中，毯覆导电层可包含铝、铝合金、铜、铜合金、钛、钨、多晶硅(polysilicon)，或其组合，且毯覆导电层可由不同技术所形成，例如物理气相沉积(physicalvapordeposition，pvd)、化学气相沉积(chemicalvapordeposition，cvd)、喷溅(sputtering)或其类似技术。

在一些实施例中，钝化层14可沉积在基底10与接触垫12的至少一部分上。钝化层14可完全地覆盖接触垫12，但在另外的实施例中，钝化层14可具有形成在其中的一开口(opening)，其覆盖接触垫12。举例来说，钝化层14可为一氮化硅基(siliconnitride(si3n4)based)材料。介电层16可沉积在钝化层14上。介电层可为一二氧化硅(silicondioxide，sio2)材料。在一些实施例中，钝化层14以及介电层16可由一cvd工艺或其他适合的工艺来形成。一牺牲层可形成在介电层16上。在一些实施例中，牺牲层可为一光刻胶层，其由图4的掩膜层40所图案化以形成接触垫12以及重分布层20的条状步阶22与24。举例来说，图4的掩膜层40可具有多个虚拟元件(dummyelements)a，由于一界面效应(interfaceeffect)，其能够形成条状步阶22与24。理应注意的是，在其他实施例中，在掩膜层40中的虚拟元件a的交错设置(alternativearrangements)是有可能的。在一些实施例中，牺牲层可由以下步骤进行图案化：(1)将牺牲层曝光在一图案(例如图4中的掩膜层40)；(2)执行一预曝光烘烤工艺；以及(3)显影(developing)牺牲层，由此形成用于图1的电子装置1的一光刻胶图案。

在一些实施例中，可为一光刻胶层的牺牲层可以所属技术领域中技术人员所熟知的任何技术手段进行蚀刻。举例来说，牺牲层可使用如具有臭氧的反应性离子蚀刻(reactiveionetchingwithozone)的一部分各向同性蚀刻(partialisotropicetch)，或是激光修整(lasertrimming)进行蚀刻。所使用的蚀刻技术可为各向异性的(anisotropic)，其产生多个阶高部，多个阶高部可具有一略微变细的壁轮廓。

在一些实施例中，重分布层20的条状部30在距接触垫12的距离减小的位置处逐渐变细。重分布层20可以任何不同的方法沉积，包括喷溅、电镀或无电电镀(electrolessplating)，但并不以此为限。重分布层20可包含铝，或是铝和铜的组合。据此，由于一条状图案以及一侧壁的一逐渐变细轮廓，可强化在介电层16的多个侧壁上的重分布层20的粘性，由此提升由重分布层20所形成的多个穿孔的可靠度。

本公开的一实施例提供一种电子装置。该电子装置包括一基底、至少一接触垫以及一重分布层。该至少一接触垫配置在该基底上。该重分布层包括一条状部，其中该重分布层电性连接该接触垫，该条状部包括至少两个步阶，且每一步阶包括多个波峰与波谷。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。