电子封装件及其制法的制作方法

本发明有关一种半导体封装技术，尤指一种电子封装件及其制法。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(waferlevelpackaging，简称wlp)技术。

图1a至图1e为现有采用晶圆级封装技术的半导体封装件1的制法的剖面示意图。

如图1a所示，形成一热化离形胶层(thermalreleasetape)100于一承载件10上。

接着，置放多个半导体元件11于该热化离形胶层100上，该些半导体元件11具有相对的作用面11a与非作用面11b，各该作用面11a上具有多个电极垫110，且各该作用面11a粘着于该热化离形胶层100上。

如图1b所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体元件11。

如图1c所示，烘烤该封装胶体14以硬化该热化离形胶层100，进而移除该热化离形胶层100与该承载件10，以外露出该半导体元件11的作用面11a。

如图1d所示，形成一线路结构16于该封装胶体14与该半导体元件11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。

如图1e所示，沿如图1d所示的切割路径l进行切单制程，以获取多个个半导体封装件1。

但是，现有半导体封装件1，仅于该线路结构16单侧设置有半导体元件11，使该半导体封装件1的功能及效能受限，限制终端电子产品的功能及效能。

因此，如何克服现有技术的种种缺点，实为目前各界亟欲解决的技术问题。

技术实现要素：

鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，可使电子封装件具有多功能、高效能的优点。

本发明的电子封装件的制法，包括：提供一具有绝缘层的承载板；形成多个导电柱于该绝缘层上，且设置第一电子元件于该绝缘层上；形成包覆层于该绝缘层上，以令该包覆层包覆该第一电子元件与该导电柱，其中，该包覆层具有相对的第一表面与第二表面，以令该导电柱的端面外露于该包覆层的第一表面，且令该包覆层以其第二表面结合至该绝缘层上；形成线路结构于该包覆层的第一表面上，且令该线路结构电性连接至该导电柱与该第一电子元件；设置第二电子元件于该线路结构上，且令该第二电子元件电性连接该线路结构；以及移除该承载板，且保留该绝缘层。

本发明还提供一种电子封装件，包括：包覆层，其具有相对的第一表面与第二表面；第一电子元件，其嵌埋于该包覆层中；多个导电柱，其嵌埋于该包覆层中；线路结构，其设于该包覆层的第一表面上且电性连接该导电柱与该第一电子元件；第二电子元件，其设于该线路结构上且电性连接该线路结构；以及绝缘层，其形成于该包覆层的第二表面上。

前述的电子封装件及其制法中，该第一电子元件上结合及电性连接多个导电体，使该导电体嵌埋于该包覆层中并电性连接该线路结构。例如，该第一电子元件具有相对的作用面与非作用面，且该作用面结合并电性连接该些导电体；或者，该包覆层的第一表面齐平该导电体的端面。

前述的电子封装件及其制法中，该包覆层的第一表面齐平该导电柱的端面。

前述的电子封装件及其制法中，该第二电子元件经由导电凸块设于该线路结构上以电性连接该线路结构。

前述的电子封装件及其制法中，还包括形成封装层于该线路结构上，以包覆该第二电子元件。

前述的电子封装件及其制法中，还包括形成线路部于绝缘层上，且令该线路部电性连接该导电柱，例如，该线路部为电性接触垫及/或凸块底下金属层。进一步包括形成多个导电元件于该线路部上。又包括设置封装基板于该线路部上。

前述的电子封装件及其制法中，还包括移除该导电柱的端部的部分材料，以令该导电柱于靠近其中一端面的周面形成有凹状。

由上可知，本发明的电子封装件及其制法，主要经由该线路结构的设计，以接置该第二电子元件，故相比于现有技术，本发明的电子封装件在线路结构二侧配置有相对位于上、下位置的第一电子元件与第二电子元件，使该电子封装件具有多功能、高效能的优点。

此外，经由该导电柱的端面作为外接点，可利于控制各该外接点的间的距离，以符合细间距的需求，且能避免各该外接点上的导电元件之间发生桥接。

附图说明

图1a至图1e为现有半导体封装件的制法的剖面示意图；以及

图2a至图2h为本发明的电子封装件及其制法的剖面示意图，其中，图2b’为图2b的局部放大示意图，图2g’为图2g的另一实施例示意图。

符号说明

1半导体封装件10承载件

100热化离形胶层11半导体元件

11a,21a作用面11b,21b非作用面

110,210电极垫14封装胶体

16,20线路结构17,24,29导电元件

18绝缘保护层2电子封装件

2a封装基板2b强固件

200绝缘层201线路重布层

202电性接触垫21第一电子元件

211保护膜212结合层

22导电体22a端面

23导电柱23a,23b端面

23c周面240,240’线路部

25包覆层25a第一表面

25b第二表面26第二电子元件

260底胶27导电凸块

270凸块底下金属层28封装层

9承载板9a晶种层

9b金属层90离型层

91绝缘层l,s切割路径。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2a至图2h为本发明的电子封装件2的制法的剖面示意图。

如图2a及图2b所示，提供一具有晶种层9a的承载板9，再于该承载板9上经由该晶种层9a形成多个导电柱23。接着，设置至少一第一电子元件21于该承载板9上，其中，该第一电子元件21上结合并电性连接多个导电体22，且该导电体22为如导电线路、焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)导电件，但不限于此。

在本实施例中，该承载板9例如为半导体材料(如硅或玻璃)的板体，其上以例如涂布方式依序形成有一离型层90、如钛/铜的金属层9b与一如介电材或防焊材的绝缘层91，以供该晶种层9a设于该绝缘层91上。

此外，于图2a中，该晶种层9a上可形成有一图案化阻层(图略)，以令该阻层外露该晶种层9a的部分表面，从而供布设该些导电柱23。待制作该些导电柱23后，移除该图案化阻层及其下的晶种层9a，如图2b所示，且于蚀刻移除该晶种层9a时，会侧蚀该导电柱23的端部，如图2b’所示的周面23c，以令该导电柱23的周面23c形成凹状。

又，形成该导电柱23的材料为如铜的金属材或焊锡材，且形成该晶种层9a的材料例如为钛/铜。

另外，该第一电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。于本实施例中，该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该第一电子元件21以其非作用面21b经由一结合层212粘固于该绝缘层91上，而该作用面21a具有多个电极垫210与一如钝化材的保护膜211，且该导电体22形成于该保护膜211中。

如图2c所示，形成一包覆层25于该承载板9的绝缘层91上，以令该包覆层25包覆该第一电子元件21、该些导电体22与该些导电柱23，其中，该包覆层25具有相对的第一表面25a与第二表面25b，且令该保护膜211、该导电体22的端面22a与该导电柱23的端面23a外露于该包覆层25的第一表面25a，以及令该包覆层25以其第二表面25b结合至该承载板9的绝缘层91上。

在本实施例中，该包覆层25为绝缘材，如聚酰亚胺(polyimide，简称pi)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(moldingcompound)。例如，该包覆层25的制程可选择液态封胶(liquidcompound)、喷涂(injection)、压合(lamination)或模压(compressionmolding)等方式形成于该绝缘层91上。

此外，可经由整平制程，使该包覆层25的第一表面25a齐平该保护膜211、该导电柱23的端面23a与该导电体22的端面22a，以令该导电柱23的端面23a与该导电体22的端面22a外露于该包覆层25的第一表面25a。例如，该整平制程经由研磨方式，移除该保护膜211的部分材料、该导电柱23的部分材料、该导电体22的部分材料与该包覆层25的部分材料。

又，该些导电柱23的另一端面23b(忽略该晶种层9a)也可大致齐平该包覆层25的第二表面25b。

如图2d所示，形成一线路结构20于该包覆层25的第一表面25a上，且令该线路结构20电性连接该导电柱23与该导电体22。

在本实施例中，该线路结构20包括多个绝缘层200及设于该绝缘层200上的多个线路重布层(redistributionlayer，简称rdl)201，且最外层的绝缘层200可作为防焊层，且令最外层的线路重布层201外露于该防焊层，从而供作为电性接触垫202，如微垫(micropad，俗称μ-pad)。或者，该线路结构20也可仅包括单一绝缘层200及单一线路重布层201。

此外，形成该线路重布层201的材料为铜，且形成该绝缘层200的材料为如聚对二唑苯(polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)、预浸材(prepreg，简称pp)等的介电材、或如绿漆、油墨等的防焊材。

如图2e所示，设置至少一第二电子元件26于该线路结构20上，再以一封装层28包覆该第二电子元件26。

在本实施例中，该第二电子元件26为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。于一实施实施例中，该第二电子元件26例如为图形处理器(graphicsprocessingunit，简称gpu)、高频宽存储器(highbandwidthmemory，简称hbm)等半导体芯片，并无特别限制。

此外，该第二电子元件26经由多个如焊锡凸块、铜凸块或其它等的导电凸块27电性连接该电性接触垫202，且该封装层28可同时包覆该第二电子元件26与该些导电凸块27。于本实施例中，可形成一凸块底下金属层(underbumpmetallurgy，简称ubm)270于该电性接触垫202上，以利于结合该导电凸块27。

又，该封装层28为绝缘材，如聚酰亚胺(polyimide，简称pi)、干膜(dryfilm)、如环氧树脂(expoxy)的封装胶体或封装材(moldingcompound)，其可用压合(lamination)或模压(molding)的方式形成于该第一线路结构20上。应可理解地，形成该封装层28的材料可相同或不相同该包覆层25的材料。

另外，也可先形成底胶260于该第二电子元件26与该线路结构20之间以包覆该些导电凸块27，再形成该封装层28以包覆该底胶260与该第二电子元件26。

如图2f所示，移除该承载板9及其上的离型层90与金属层9b，并保留该绝缘层91。

在本实施例中，于剥离该离型层90时，经由该金属层9b作为阻障之用，以避免破坏该绝缘层91，且待移除该承载板9及其上的离型层90后，再以蚀刻方式移除该金属层9b。

如图2g所示，形成一线路部240于该绝缘层91上以电性连接该导电柱23。

在本实施例中，该绝缘层91经由雷射方式形成有多个开孔，以令该些导电柱23的端面23b及该包覆层25的部分第二表面25b外露于该些开孔，从而供结合该线路部240。例如，该线路部240为凸块底下金属层(ubm)，以结合如多个焊锡凸块或焊球(其规格为c4型)的导电元件24；或者，如图2g’所示，该线路部240’为多个电性接触垫，其可经由rdl制程形成于该绝缘层91上，以结合该导电元件24或ubm。

此外，可经由整平制程，如研磨方式，移除该封装层28的部分材料，使该封装层28的上表面齐平该第二电子元件26的表面，以令该第二电子元件26外露于该封装层28。

又，经由提供具有绝缘层91的承载板9，以于移除该承载板9后，可利用该绝缘层91形成该线路部240,240’，因而无需再布设介电层，故能节省制程时间与制程步骤，以达到降低制程成本的目的。

如图2h所示，沿如图2g所示的切割路径s进行切单制程，以获取多个封装单元，再将该封装单元经由该些导电元件24设置于一封装基板2a上。

在本实施例中，该封装基板2a下侧进行植球制程以形成多个如焊球的导电元件29，以形成电子封装件2。于后续制程中，该电子封装件2可以其封装基板2a下侧的导电元件29设于一电路板(图略)上。

此外，该封装基板2a上可依需求设置一强固件2b，如金属框，以消除应力集中的问题而避免该封装基板2a发生翘曲的情况。

因此，本发明的制法中，经由该线路结构20的电性接触垫202与该导电柱23的端面23b作为外接点，可利于控制各该外接点之间的距离，以符合细间距的需求，且能避免各该导电凸块27或各该导电元件24之间发生桥接。

此外，本发明的制法经由该线路结构20的设计，以接置该第二电子元件26，故相比于现有技术，本发明的电子封装件2在线路结构20二侧配置有相对位于上、下位置的第一电子元件20与第二电子元件26，使该电子封装件2具有多功能、高效能的优点。

本发明还提供一种电子封装件2，其包括：一包覆层25、一第一电子元件21、多个导电柱23、一线路结构20、一第二电子元件26以及一线路部240,240’。

所述的包覆层25具有相对的第一表面25a与第二表面25b。

所述的第一电子元件21嵌埋于该包覆层25中，且该第一电子元件21上结合并电性连接多个导电体22，其中，该导电体22嵌埋于该包覆层25中，且令该导电体22的端面22a外露于该包覆层25的第一表面25a。

所述的导电柱23嵌埋于该包覆层25中，且令该导电柱23的端面22a外露于该包覆层25的第一表面25a。

所述的线路结构20设于该包覆层25的第一表面25a上且电性连接该导电柱23与该导电体22。

所述的第二电子元件26设于该线路结构20上且电性连接该线路结构20。

所述的线路部240,240’形成于该包覆层25的第二表面25b上且电性连接该导电柱23。

在一实施例中，该第一电子元件21具有保护膜211，且该导电体22凸出该保护膜211。

在一实施例中，该第一电子元件21具有相对的作用面21a与非作用面21b，且该作用面21a结合并电性连接该些导电体22。

在一实施例中，该包覆层25的第一表面25a齐平该导电柱23的端面23a。

在一实施例中，该包覆层25的第二表面25b齐平该导电柱23的另一端面23b。

在一实施例中，该包覆层25的第一表面25a齐平该导电体22的端面22a。

在一实施例中，该第二电子元件26经由多个导电凸块27设于该线路结构20上以电性连接该线路结构20。

在一实施例中，该线路部24为电性接触垫及/或凸块底下金属层。

在一实施例中，所述的电子封装件2还包括一形成于该线路结构20上的封装层28，其包覆该第二电子元件26。

在一实施例中，所述的电子封装件2还包括一设于该线路部24上的封装基板2a。

在一实施例中，该导电柱23于靠近其中一端面23b(或晶种层9a)的周面23c形成有凹状。

综上所述，本发明的电子封装件及其制法，经由该线路结构与线路部的设计，不仅使封装件的尺寸较小，且能增加外接点的数量，并且当应用于细间距产品时，可避免各该外接点之间发生桥接。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。