用于存储节点整形的方法与流程

本公开大体上涉及半导体装置和方法，且更明确地说，涉及对存储节点进行整形。

背景技术：

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、铁电随机存取存储器(feram)、磁性随机存取存储器(mram)、电阻式随机存取存储器(reram)以及快闪存储器等。一些类型的存储器装置可为非易失性存储器(例如reram)，且可用于需要高存储器密度、高可靠性和低功耗的广泛范围的电子应用。相对于在不通电的情况下保持其所存储状态的非易失性存储器单元(例如，快闪存储器单元)，易失性存储器单元(例如，dram单元)需要电力来保持其所存储数据状态(例如，经由刷新过程)。然而，例如dram单元的各种易失性存储器单元可比例如快闪存储器单元的各种非易失性存储器单元更快地操作(例如编程、读取、擦除等)。

技术实现要素：

在本公开的实施例中，提供一种用以对存储节点材料进行整形的方法。所述方法包括：形成具有材料图案的支柱；在所述支柱的一侧沉积存储节点材料；蚀刻所述支柱内的牺牲材料；以及在从所述支柱到所述存储节点中的方向上蚀刻所述存储节点材料。

在本公开的实施例中，提供一种用以对存储节点材料进行整形的方法。所述方法包括：沉积材料图案；在所述材料图案中形成开口；在所述开口内沉积存储节点材料；使支柱内的牺牲材料凹入；以及使所述存储节点材料在从所述支柱到所述存储节点中的方向上凹入。

在本公开的实施例中，提供一种用以对存储节点材料进行整形的方法。所述方法包括：沉积材料图案；在所述材料图案中形成开口；蚀刻支柱的侧面，以去除所述开口的逐渐变细部分；在所述支柱的侧面沉积氮化钛(tin)材料；在所述支柱的侧面沉积氮化钛硅(tisin)材料；蚀刻支柱内的牺牲材料；在从所述开口到所述存储节点中的方向上蚀刻所述tin；在从所述支柱到所述存储节点中的方向上蚀刻所述tin；以及在所述经蚀刻的tin之上沉积电介质填充物；以及在所述电介质填充物之上沉积顶部电极。

附图说明

图1到7根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的半导体结构的一部分的横截面图。

图8是根据本公开的数个实施例的用于实施实例半导体制造工艺的系统的功能框图。

图9说明根据本公开的一或多个实例的包含存储器系统的半导体结构的至少一实例的计算系统的功能框图。

图10说明包含根据本公开的数个实例形成的结构的存储器装置的半导体结构的实例的一部分的横截面图。

具体实施方式

存储器装置上的各种类型的半导体结构(例如，包含易失性或非易失性存储器单元的那些)可包含直线式沟槽和/或圆形、正方形、长方形等腔室，所述沟槽和/或腔室可以形成为半导体材料以在其上形成开口以用于后续半导体处理步骤。各种材料可使用化学气相沉积(cvd)、等离子体沉积等来沉积，且使用光刻技术来图案化，使用蒸气、湿式和/或干式蚀刻过程来掺杂和蚀刻以在衬底上形成半导体结构。此类开口可含有存储器装置上的各种材料或与所述各种材料相关联，所述各种材料可影响数据存取、存储和/或处理或影响各种支撑结构。作为实例，可将电容器材料沉积到这些开口中，以提供数据存取、存储和/或处理。

为了增加存储器装置的单元的电容，可通过增加开口内的电容器材料列的高度来增加形成为列的半导体衬底的表面积。然而，随着电容器列因为导柱具有较高纵横比而高度增加，可能难以在无结构逐渐变细的情况下增加电容器之间的间距/空间。用于使电容器列变直的后续刻蚀可导致包含氧化物(teos和bpsg)的导柱材料的损失。

为了减轻此问题，在下文进一步描述用于存储节点的整形的方法。作为实例，可将存储节点材料沉积在形成有材料图案的支撑导柱的开口的侧面或开口内。可在远离所述支撑导柱且朝向用于存储节点材料的开口的方向上蚀刻存储节点材料，从而增加可沉积在所述支撑导柱之间的开口内的邻近电容器材料之间的空间。

本公开包含与对存储节点材料进行整形从而导致电容器直径的变化且因此高纵横比导柱中的电容器之间的较大宽度有关的方法、设备和系统。以此方式，可避免归因于电容器之间的宽度太小而导致的包含邻近单元中的电介质短路、夹断等问题。本文所述的方法的实例包含形成具有材料图案的导柱。导柱可包含氮化物晶格之间的氧化物材料。实例方法可进一步包含将存储节点材料沉积在导柱的一侧上，和/或填充通过蚀穿所述材料图案而形成的开口。实例方法可进一步包含蚀刻所述导柱内的牺牲材料。所述实例方法可进一步包含在从导柱到存储节点中的方向上蚀刻存储节点材料。

在本公开的以下详细描述中，参考形成本公开的部分的附图，且图中通过说明的方式示出了可实践本公开的一或多个实施例的方式。足够详细地描述这些实例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实例且可在不脱离本公开的范围的情况下进行工艺、电气和/或结构性改变。如本文中所使用，“数个”某物可指一或多个这类事物。举例来说，数个电容器可指至少一个电容器。

本文中的图式遵循编号惯例，其中前一或多个数字对应于图式的图号，且其余的数字识别图中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。举例来说，参考标号108在图1中可指代元件“08”，且类似元件可在图2中参考为208。在一些情况下，同一图中或不同图中的多个类似但在功能上和/或结构上可区分的元件或组件可以同一元件编号(例如图1中的124-1、124-2、124-3、124-4)依序指代。

图1根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图100。所述实例半导体结构可包含多个导柱109-1、109-2、...、109-n(下文统称为多个导柱109)。所述多个导柱109中的每一者可包含第一硅酸盐材料103，示出为已形成于底层衬底材料101之上。衬底材料101可由各种未掺杂或掺杂材料形成，在所述未掺杂或掺杂材料上可制造存储器装置材料。相对惰性的未掺杂衬底材料101的实例可包含单晶体硅(单晶硅)、多晶体硅(多晶硅)和非晶硅，以及其它可能性。

在数个实施例中，第一硅酸盐材料103可已经由硼磷硅玻璃(bpsg)形成。bpsg可包含掺杂有各种浓度和/或比率的硼化合物和磷化合物的硅化合物。硅化合物可以是二氧化硅(sio2)，其可通过硅烷(sih4)的氧化形成，以及其它可能性。硼化合物可以是三氧化二硼(b2o3)，其可通过二硼烷(b2h6)的氧化形成，以及其它可能性。磷化合物可以是五氧化二磷(p2o5)，其可通过磷化氢(ph3)的氧化形成，以及其它可能性。bpsg的硅、硼和磷化合物可包含硅、硼和磷的各种同位素，如确定为适合于第一硅酸盐材料103的功能、形成和/或移除，如本文中所描述。

第一硅酸盐材料103可最初形成(例如沉积)在底层衬底材料101的表面110之上。举例来说，第一硅酸盐材料103可在没有从第一硅酸盐材料103的上表面到底层衬底材料101的表面110形成于其中的开口的情况下形成。在数个实例中，第一硅酸盐材料103可在底层衬底材料101的表面110上方，沉积到在大约200纳米(nm)到大约1000nm的范围内的厚度。然而，本公开的实施例不限于此实例。

第一氮化物材料105可形成于第一硅酸盐材料103的与底层衬底材料101相对的表面之上。第一氮化物材料105可形成(例如沉积)在第一硅酸盐材料103的上表面之上。第一氮化物材料105可由为电介质特性选择的氮化物材料形成。举例来说，一或多个电介质氮化物可选自氮化硅(sinx，si3n4)、氮化铝(aln)、氮化镓(gn)、氮化钽(tan，ta2n)氮化钛(tin，ti2n)和氮化钨(wn、w2n、wn2)，以及其它可能性，用于形成第一氮化物材料105。在数个实例中，第一氮化物材料105可在第一硅酸盐材料103的表面上方，沉积到在大约10nm到大约100nm的范围内的厚度。

示出第二硅酸盐材料106已经形成于第一氮化物材料105的与第一硅酸盐材料103相对的表面之上。在数个实例中，第二硅酸盐材料106可由原硅酸四乙酯(si(oc2h5)4)形成，其也被称作teos。teos可形成为正硅酸乙酯(si(oh)4)，以及其它可能性。在数个实例中，第二硅酸盐材料106可在第一氮化物材料105的表面上方，沉积到在大约200nm到600nm的范围内的厚度。

示出第二氮化物材料108已经形成于第二硅酸盐材料106的与第一氮化物材料105相对的表面之上。第二氮化物材料108可形成(例如沉积)在第二硅酸盐材料106的上表面之上。

类似于第一氮化物材料105，第二氮化物材料108可由为电介质特性选择的氮化物材料形成。也就是说，第二氮化物材料108可由与第一氮化物材料105相同的材料形成。在数个实例中，第二氮化物材料108可在第二硅酸盐材料106的表面上方，沉积到在从大约10nm到大约150nm的范围内的厚度。

在至少一个实例中，多个导柱109-1和109-2之间的相应开口132-1、132-2(下文统称为开口132)的宽度或直径125-1、125-2可在大约200-600埃(或20到60nm)的范围内，且开口132的高度可在大约8,000到15,000埃(800到1,500nm)的范围内，且可导致高宽的纵横比(ar)在大约25:1到大约50:1的范围内。在实例制造序列中为了清楚起见，图式示出第一开口132-1和第二开口132-2，但实例不限于两个开口，且可包含各种数目的开口。多个导柱109的宽度可为宽度116。

随着多个导柱109-1到109-n的高度122增加，可能难以增加间距(电容器材料之间的空间)，而不导致开口132逐渐变细。为了减少存储节点，从而增加电容器间距，可使用材料图案来形成多个导柱109。在数个实例中，可通过使第一硅酸盐材料103、第一氮化物材料105、第一硅酸盐材料106和第二氮化物材料108图案化(例如沉积)来形成所述多个导柱109。第一和第二氮化物材料105、108可通过在与实例半导体结构的多个电容器(例如如结合图4到5所示并描述)或其它结构要素相关联的特征之间延伸并连接(例如附接)到所述特征，来形成支撑结构。与通过第一和第二硅酸盐材料103、106本身提供相比，这样形成的支撑结构可使第一和第二硅酸盐材料103、106的堆叠相对于彼此和底层衬底材料101维持在较静态的配置中。

可利用蚀刻工艺(例如第一湿式蚀刻工艺或干式蚀刻工艺)来蚀刻到(例如穿过)第二氮化物材料108、第二硅酸盐材料106、第一氮化物材料105和/或第一硅酸盐材料103中，以在先前所列的材料内形成开口(如已经说明为多个导柱109-1与109-2之间的开口132-1)。蚀刻工艺的执行可允许形成从第二氮化物材料108的上表面延伸到衬底材料101的表面110的开口(一列硅填充材料可沉积在其内)。

所得开口132可具有在从大约8,000埃(或800nm)到大约15,000埃(或1,500nm)的范围内的高度122。所述材料中的每一者可向结构的总高度122贡献特定高度。如图1中所说明，第一硅酸盐材料103可具有高度124-1，第一氮化物材料105可具有高度124-2，第二硅酸盐材料106可具有高度124-3，且第二氮化物材料108可具有高度124-4，以上各项当加在一起时，产生总高度122。

在一些实例中，第一硅酸盐材料103的高度124-1可为以下各项中的一者：大约2000埃、大约2400埃、大约3600埃、大约4000埃、大约4200埃、大约4500埃、大约4900埃、大约5300埃、大约5700埃，且/或在从大约2000埃到大约10000埃的范围内。在一些实例中，第一氮化物材料105的高度124-2可为大约100埃、大约400埃、大约700埃中的一者，且/或在大约100到大约1000埃的范围内。在一些实例中，第二硅酸盐材料108的高度124-3可为大约2000埃、大约3500埃、大约4700埃中的一者，且/或在从大约2000到6000埃的范围内。在一些实例中，第二氮化物材料108的高度124-4可为大约500埃、大约750埃、大约970埃、大约1200埃中的一者，且/或在从大约500到大约1500埃的范围内。然而，本公开的实施例不限于此实例。

图2根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图202。图2说明处于结合图1描述的实例制造序列的完成之后的特定阶段的实例半导体结构。

横截面图202可包含与如图1中参考的实例横截面图100相同或类似的元件。举例来说，衬底材料201与衬底材料101相似或类似。第一硅酸盐材料203与第一硅酸盐材料103相似或类似，第一氮化物材料205与第一氮化物材料105相似或类似，第二硅酸盐材料206与第二硅酸盐材料106相似或类似，且第二氮化物材料208与第二氮化物材料108相似或类似。随着多个导柱209的高度222增加，所述多个导柱209可出现弯曲和/或倾斜。所述多个导柱209内的材料(第二氮化物材料208、第二硅酸盐材料206、第一氮化物材料205和/或第一硅酸盐材料203)可以导致开口232的逐渐变细部分的方式沉积。可使用湿式蚀刻工艺来去除所述逐渐变细部分。所述逐渐变细部分的去除可导致较直的多个导柱209。

在完成所述多个导柱209的形成之后，可将存储节点材料214-1、214-2(下文统称为214)沉积在所述多个导柱209的侧面。在一个实例中，存储节点材料214-1和214-2可各自为存储节点材料的单独层和/或可由不同材料组成。第一存储节点材料214-1可由氮化物材料形成。在一个实例中，所述氮化物材料可为氮化钛(tin)材料。第一存储节点材料214-1可位于存储节点214的外侧上。第二存储节点材料214-2可包含多个掺杂剂。为了控制tin的蚀刻速率，可用硅(tisin)来掺杂第二存储节点材料214-2。第二存储节点材料214-2可位于存储节点214的内侧上。可放置第二存储节点材料214-2材料，来选择性地定目标将蚀刻所述多个导柱209的哪些区域。介于10％与40％硅之间的高硅范围可辅助减小开口232的直径。

存储节点材料214沉积在其内的开口232-1、232-2(下文统称为232)的宽度可分别为宽度225-1、225-2(下文统称为225)。存储节点材料214可沿多个导柱209沉积所述多个导柱209的整个高度222或高度222的相当大部分。存储节点214可沉积在多个导柱209的侧面，同时为开口232留下宽度217。在电容器材料和电介质(如图4和5中所描述)已沉积在开口232的侧面之后，存储节点材料214可存储电荷。存储节点材料214可为由高蚀刻速率底部电极形成的牺牲衬层。

在一个实例中，第二存储节点材料214-2可为硼掺杂的氮化钛(tibn)材料、硅掺杂的氮化钛(tisin)材料、铝掺杂的氮化钛(tialn)材料、碳掺杂的氮化钛(ticn)材料、钨掺杂的氮化钛(tiwn)材料，以及其它可能性。在另一实例中，第二存储节点材料214-2还可掺杂有氧化物材料。氧化物材料可为氧化钌(ruo)材料或氧化铱(iro)材料，以及其它可能性。

第二存储节点材料214-2的高硅浓度可辅助减小开口内的空间。开口232可减小大约2到40埃的范围。开口232的减小可导致导柱宽度216的增加。在存储节点材料214的沉积期间，所述多个导柱209可具有宽度216。也就是说，在所述多个导柱209已形成、逐渐变细部分经蚀刻，且存储节点材料214已沉积在所述多个导柱209的侧面之后，所述多个导柱209可具有宽度216。所述多个导柱209的宽度可在从大约10nm到20nm的范围内。

如图2中所说明，将硅填充材料221示出为以形成(例如沉积)来从衬底材料201到开口232的位于第二氮化物材料208的上表面的高度222填充开口232。硅填充材料221可填充开口232，使得开口232内可无气隙。硅填充材料221可由电介质材料形成。硅填充材料可由经氮化物掺杂的硅(sin)形成，以及其它可能性。在数个实施例中，可沉积硅填充材料221以将开口211-1、211-2填充到第一电极材料236的上表面。硅填充材料221可由任何导电材料形成以填充宽度217。

图3根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图304。图3说明处于结合图2描述的实例制造序列的完成之后的特定阶段的实例半导体结构。

横截面图304可包含与如分别在图1和2中参考的实例横截面图100和202相同或类似的元件。举例来说，衬底材料301与图1和2各自的衬底材料101和201相似或类似。第一氮化物材料305与图1和2各自的第一氮化物材料105和205相似或类似。第二氮化物材料308与图1和2各自的第二氮化物材料108和208相似或类似。硅填充材料321与硅填充材料221相似或类似。

在一个实例中，可使用化学机械抛光(cmp)来使所述多个导柱309上方的存储节点(例如存储节点214)平面化。可执行cmp工艺，来使存储节点材料336平面化到所述多个导柱309的顶表面的水平。

在此实例中，在图1和2各自中的103和203处示出的第一硅酸盐材料，以及在图1和2各自中的106和206处示出的第二硅酸盐材料，已经蚀刻且从所述多个导柱309凹入。可用溶剂(经由施加溶剂)来去除所述第一和第二硅酸盐材料，所述溶剂选择性地将所述第一和第二硅酸盐材料从所述多个导柱309去除(例如溶解)，同时不去除(例如留下)其它材料，使得氮化物晶格材料保留在所述多个导柱309上。此类选择性溶剂可选自水(h2o)、甲醇(ch3oh)、乙醇(c2h5oh)、丙醇(c3h7oh)的异构体(例如正丙醇和异丙醇)、正丁醇(c4h9oh)，以及其它可能的醇类，以及硫酸(h2so4)、氢氟酸(hf)、磷酸(h3po4)、氢氯酸(hcl)、铵氢氧化物(nh4oh)及其组合，以及其它可能性。所述第一和第二硅酸盐材料的去除可在制造工艺期间在半导体结构中留下空的空间(例如空隙)。

另外，在施加选择性溶剂之后，可留下第一氮化物材料305和第二氮化物材料308，以及可保留在半导体结构中的其它可能组件或结构特征。剩余的第一氮化物材料305和剩余的第二氮化物材料308可充当电容器支撑结构，以在制造工艺期间，考虑到半导体结构中的空的空间而提供支撑。

在所述多个导柱309内的材料(所述第一和第二硅酸盐材料)的蚀刻和凹入之后，可从所述多个导柱309内蚀刻存储节点材料(图2中示出为214)。也就是说，可蚀刻第二存储节点材料336-2，以在开口内形成空间。底部电极可包含第一存储节点材料336-1和第二节点材料(例如所述底部电极的牺牲衬层)。可在从导柱(例如导柱309-1)朝开口(例如图2中的开口232-1，为便于说明而未编号)的方向315和328上蚀刻第二存储节点材料336-2。开口的宽度317保持相同，而从所述多个导柱309内蚀刻第二存储节点材料(例如图2中的第二存储节点材料214-2)，以产生较薄的第二存储节点材料336-2，如图3中所说明，同时产生较宽的多个导柱309。也就是说，在被蚀刻之前，存储节点材料336的宽度329可比存储节点材料336的宽度325薄。随着存储节点的内部材料336-2被蚀刻，其留下存储节点材料336以主要由外部材料336-1组成。

在另一实例中，可从开口朝所述多个导柱309蚀刻存储节点材料336。在另一实例中，可在从所述开口两者朝所述多个导柱309的方向上蚀刻存储节点材料336。也就是说，可从所述开口朝所述多个导柱309蚀刻存储节点材料336，同时也从所述多个导柱309内朝所述开口蚀刻，从而导致存储节点材料336从两侧的薄化。

所述多个导柱309的宽度318可在从大约10nm到20nm的范围内。也就是说，在已蚀刻存储节点材料336之后，所述多个导柱309可具有在从0.2nm到5nm的范围内的宽度增加。所述多个导柱309的宽度318的增加可导致所述开口的直径减小。

可使用含有氢氟酸盐的稀释液来蚀刻存储节点材料336。在一个实例中，存储节点材料336的蚀刻可在开口的逐渐变细部分的湿式蚀刻去除期间发生。在另一实例中，存储节点材料336的蚀刻可在所述第一和第二硅酸盐材料的湿式或干式蚀刻去除期间发生。在另一实例中，存储节点材料336的蚀刻可在所述第一和第二硅酸盐材料的去除之后发生。氢氟酸稀释液的蚀刻速率由存储节点材料336的tisin的硅浓度决定。也就是说，存储节点材料336内的硅浓度决定蚀刻速率，以及氢氟酸稀释液将多快蚀刻存储节点材料336。

图4根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图435。图4说明在结合图3描述的实例制造序列的完成之后的实例半导体结构。

横截面图413可包含与如分别在图1、2和3中参考的实例横截面图100、202和304相同或类似的元件。举例来说，衬底材料401与图1、2和3各自的衬底材料101、201和301相似或类似。第一氮化物材料405与图1、2和3各自的第一氮化物材料105、205和305相似或类似。第二氮化物材料408与图1、2和3各自的第二氮化物材料108、208和308相似或类似。硅填充材料421与图2和3各自的硅填充材料221和321相似或类似。

如所示出，第一电极材料436可形成(例如沉积)在衬底材料401的表面410上以及开口432的侧壁上。如图4中所说明，将硅填充材料421示出为已形成(例如沉积)以将开口432从衬底材料401填充到开口432在所述多个导柱409的上表面处的高度422。材料409-1与409-2之间的开口432可从衬底材料401延伸到开口432在所述多个导柱409的上表面处的高度422。

在数个实例中，可沉积硅填充材料421，以将开口432填充到第一电极材料436的上表面。第一电极材料436和硅填充材料421可由导电材料形成，且形成到如适合于形成半导体装置的可操作电容器的特定设计规则的各种宽度(例如厚度)。

第一电极436可形成(例如沉积)在硅填充材料421的剩余部分的上表面上，使得硅填充材料421的所有表面上均覆盖有第一电极材料436。也就是说，硅填充材料421的高度422被第一电极材料436覆盖。作为实例，硅填充材料421的高度422跨越去除的第一硅酸盐材料的高度424-1、第一氮化物材料405的高度424-2、去除的第二硅酸盐材料的高度424-3和第二氮化物材料408的高度424-4，其加在一起时，产生总高度422。

在数个实例中，可沉积硅填充材料421，以将开口432填充到第一电极材料436的上表面。第一电极材料436和硅填充材料421可由导电材料形成，且形成到如适合于在半导体装置内形成可操作硅填充材料的特定设计规则的各种宽度(例如厚度)。

如所示出，已将电介质材料423形成(例如沉积)在第一电极材料436的外表面上。在数个实例中，电介质材料423可由衬底材料401的表面410形成，以覆盖第一电极材料436的外表面，包含上表面。

图5根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图530。图5说明在结合图4描述的实例制造序列的完成之后的实例半导体结构。

横截面图530可包含与如分别在图1、2、3和4中参考的实例横截面图100、202、304和413相同或类似的元件。举例来说，衬底材料501与图1、2、3和4各自的衬底材料101、201、301和401相似或类似。第一氮化物材料505与图1、2、3和4各自的第一氮化物材料105、205、305和405相似或类似。第二氮化物材料508与图1、2、3和4各自的第二氮化物材料108、208、308和408相似或类似。硅填充材料521与图2、3和4各自的硅填充材料221、321和421相似或类似。

如所示出，已将电介质材料523形成(例如沉积)在第一电极材料536的外表面上。在数个实例中，电介质材料523可由衬底材料501的表面510形成，以覆盖第一电极材料536的外表面，包含上表面。可随后至少部分地通过在电介质材料523的外表面上形成(例如沉积)第二电极材料547，来形成硅填充材料521。

如图5中所说明，硅填充材料521的高度522可包含第一氮化物材料505和第二氮化物材料508的高度524-2和524-4，以及去除的第一硅酸盐材料和第二硅酸盐材料的高度524-1和524-3，分别如图1中所说明。

图5中所示出的存储器装置的实例半导体结构的所述部分示出指示为结构中的宽度且如刚刚所述形成的第一和第二硅填充材料521。归因于电介质材料523和第二电极材料547形成于第一电极材料536之上，硅填充材料521的高度522可高于原始开口的高度。图5中所示出的实例半导体结构示出可形成在所述第一和第二硅填充材料521周围和之间作为单元之间的导电材料的缓冲材料527。电介质材料523、第二电极材料547和缓冲材料527可由各种相应的电介质材料、导电材料和电阻性材料形成，且形成到联合半导体装置的可操作硅填充材料的形成可使用的各种宽度(例如厚度)。

除底层衬底材料501之外，支撑结构还由第一氮化物材料505和第二氮化物材料512形成。在所述第一和第二硅酸盐材料的去除已在半导体结构中留下空隙之后，且甚至在此类空隙可能已至少部分地由缓冲材料527填充之后，支撑结构可向第一和第二硅填充材料521提供支撑。由第一和第二氮化物材料505、512形成的支撑结构为了便于说明在可为3d横截面图的图中示出为支撑在硅填充材料521后面以及用于另一硅填充材料521的第一电极材料536的右侧。然而，由第一和第二氮化物材料505、512形成的支撑结构也可在相对侧上，或可附接在四个位置或甚至环绕第一和第二硅填充材料521。在数个实例中，电介质材料523、第二电极材料547和/或缓冲材料527可环绕硅填充材料521的第一电极材料536，其中支撑结构的第一和第二氮化物材料505、512附接到第一电极材料536的所限定位置除外。

仅如所描述的电容器和电容器支撑结构的形成可使得电容器中的每一者能够维持在静态配置中(例如，相对于彼此和底层材料)。举例来说，电容器支撑结构可减少(例如防止)制造或使用期间的电容器弯曲和/或扭曲的可能性。通过包含牺牲存储节点，如本文所描述，用于开口532的宽度可加宽，从而增加用于电容器521的将填充的空间。电容器521可填充到开口532中，从而为将填充的另一电容器材料留下空间，从而使两个电容器材料无接触。

如刚刚所描述的电容器和电容器支撑结构的形成可在包含至少一个存储器单元的存储器装置的制造中利用。此类存储器单元可包含至少一个此类电容器，作为数据存储元件，其由电容器支撑结构支撑。存储器单元还可包含至少一个存取装置(例如，晶体管)(未示出)，所述至少一个存取装置是或者可耦合到至少一个电容器。

图6根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图607。图6说明处于结合图1描述的实例制造序列的完成之后的特定阶段的实例半导体结构。

横截面图607可包含与如分别在图1、2、3、4和5中参考的实例横截面图100、202、304、413和530相同或类似的元件。举例来说，衬底材料601与图1、2、3、4和5各自的衬底材料101、201、301、401和501相似或类似。第一硅酸盐材料603与图1和2各自的第一硅酸盐材料103和203相似或类似。第一氮化物材料605与图1、2、3、4和5各自的第一氮化物材料105、205、305、405和505相似或类似。第二硅酸盐材料606与图1和2各自的第二硅酸盐材料106和206相似或类似。第二氮化物材料608与图1、2、3、4和5各自的第二氮化物材料108、208、308、408和508相似或类似。

在形成多个导柱609(如图1中详述)之后，归因于所述多个导柱609的逐渐变细部分，所述多个导柱609的高度622的增加可导致所述多个导柱609的弯曲和/或倾斜。可使用湿式蚀刻工艺来去除所述逐渐变细部分。所述逐渐变细部分的去除可导致较直的多个导柱609。

在所述多个导柱209的形成完成之后，存储节点材料615可沉积在开口632内。也就是说，存储节点材料615可完全填充开口632。存储节点材料615可从衬底材料601的顶部到第二氮化物材料608的顶部填充开口632。存储节点材料615可覆盖所述多个导柱609的顶部。也就是说，存储节点材料615可覆盖开口632的宽度619。存储节点材料615可为所述多个导柱609的总高度622。

在电介质已填充到开口中之后，存储节点材料615可用于存储电荷。存储节点材料615可为由高凹入速率底部电极形成的牺牲衬层。在一个实例中，所述底部电极可由氮化物材料形成。存储节点材料615可包含两个层615-1和615-2，且各自可为存储节点材料的单独层和/或可由不同材料组成。第一存储节点材料615-1可由氮化物材料形成。在一个实例中，所述氮化物材料可为氮化钛(tin)材料。第二存储节点材料615-2可包含多个掺杂剂。为了控制tin的蚀刻速率，可用硅(tisin)来掺杂第二存储节点材料615-2。可放置第二存储节点材料615-2，来选择性地定目标将蚀刻所述多个导柱609的哪些区域。

在一个实例中，第二存储节点材料615-2可为硼掺杂的氮化钛(tibn)材料、硅掺杂的氮化钛(tisin)材料、铝掺杂的氮化钛(tialn)材料、碳掺杂的氮化钛(ticn)材料、钨掺杂的氮化钛(tiwn)材料，以及其它可能性。在另一实例中，第二存储节点材料615-2还可掺杂有氧化物材料。氧化物材料可为氧化钌(ruo)材料或氧化铱(iro)材料，以及其它可能性。介于10％与40％硅之间的高硅浓度范围可导致导柱616的宽度增加。

在存储节点材料615的沉积期间，所述多个导柱609可具有宽度616。也就是说，在所述多个导柱609已形成、任何逐渐变细部分经蚀刻，且存储节点材料615已沉积在开口632内之后，所述多个导柱609可具有宽度616。所述多个导柱609的宽度可在从大约10nm到20nm的范围内。

图7根据本公开的数个实例联合用于存储节点的整形的半导体制造序列来说明存储器装置的实例半导体结构的一部分的横截面图712。图7说明处于结合图6描述的实例制造序列的完成之后的特定阶段的实例半导体结构。

横截面图712可包含与如分别在图1、2、3、4、5和6中参考的实例横截面图100、202、304、413、530和607相同或类似的元件。举例来说，衬底材料701与图1、2、3、4、5和6各自的衬底材料101、201、301、401、501和601相似或类似。第一氮化物材料705与图1、2、3、4、5和6各自的第一氮化物材料105、205、305、405、505和605相似或类似。第二氮化物材料708与图1、2、3、4、5和6各自的第二氮化物材料108、208、308、408、508和608相似或类似。

在此实例中，在图1、2和6各自中的103、203和603处示出的第一硅酸盐材料，以及在图1、2和6各自中的106、206和606处示出的第二硅酸盐材料，已经蚀刻且从所述多个导柱709凹入。可用溶剂(经由施加溶剂)来去除所述第一和第二硅酸盐材料，所述溶剂选择性地将所述第一和第二硅酸盐材料从所述多个导柱709去除(例如溶解)，同时不去除(例如留下)其它材料，使得氮化物晶格材料保留在所述多个导柱709上。此类选择性溶剂可选自水(h2o)、甲醇(ch3oh)、乙醇(c2h5oh)、丙醇(c3h7oh)的异构体(例如正丙醇和异丙醇)、正丁醇(c4h9oh)，以及其它可能的醇类，以及硫酸(h2so4)、氢氟酸(hf)、磷酸(h3po4)、氢氯酸(hcl)、铵氢氧化物(nh4oh)及其组合，以及其它可能性。在制造工艺期间，所述第一和第二硅酸盐材料的去除可在存储器装置的半导体结构中留下空的空间(例如，空隙)。

在施加选择性溶剂之后，第一氮化物材料705和第二氮化物材料708可留下，以及可保留在存储器装置的结构中的其它可能组件或结构特征。第一氮化物材料705和第二氮化物材料708可充当电容器支撑结构，以在制造工艺期间考虑到半导体结构中的空隙而提供支撑。

在使所述第一和第二硅酸盐材料在所述多个导柱709内凹入之后，存储节点材料(在图6中示出为615)可从所述多个导柱709内凹入。也就是说，存储节点材料721的底部电极可从所述多个导柱709内朝开口732凹入存储节点材料721是如图6中所示的存储节点材料615的凹入版本；存储节点材料721具有减小的宽度。

所述多个导柱709的宽度718可在从大约10nm到20nm的范围内。也就是说，在存储节点材料721已凹入之后，所述多个导柱709可具有在从0.2nm到5nm的范围内的宽度增加。所述多个导柱709的宽度718的增加可导致存储节点材料721的直径减小。

可使用含有氢氟酸盐的稀释液来使存储节点材料721凹入。在一个实例中，存储节点材料721的凹入可在开口732的逐渐变细部分的湿式蚀刻去除期间发生。在另一实例中，存储节点材料721的凹入可在所述第一和第二硅酸盐材料的湿式或干式蚀刻去除期间发生。在另一实例中，存储节点材料721的凹入可在所述第一和第二硅酸盐材料的去除之后发生。氢氟酸稀释液的凹入速率由存储节点材料721的tisin的硅浓度决定。存储节点材料721内的硅浓度决定存储节点材料721的凹入速率。也就是说，存储节点材料721内的硅浓度将决定氢氟酸稀释液将多快使存储节点材料721凹入。

图4和5中详述的在所述多个导柱709之间沉积硅填充材料、电介质和顶部电极材料的序列可跟随在存储节点721的凹入之后。

图8是根据本公开的数个实施例的用于实施实例半导体制造工艺的系统860的功能框图。系统860可包含处理设备861。处理设备861可经配置以实现对存储节点材料进行整形。

处理设备861可包含半导体处理腔室862，以围封经配置以对存储节点材料进行整形的组件。腔室862可进一步围封用以固持一批半导体晶片864(例如衬底材料101)的载体863。处理设备861可包含工具和/或与工具相关联，所述工具包含例如泵865单元和净化866单元，其经配置以引入和去除反应物。在一个实例中，所述反应物可包含前驱体/还原剂。处理设备861还可包括温度控制867单元，其经配置以使腔室862维持在适当的温度，如本文所述。

系统860可进一步包含控制器868。控制器868可包含用于实施例如沉积存储节点材料的电路和/或编程或与之相关联。通过控制器868来调整此类沉积和净化操作可控制本文所述的材料(第一硅酸盐材料、第一氮化物材料、第二硅酸盐材料和第二氮化物材料)的厚度。

在数个实施例中，控制器868可经配置以使用硬件作为控制电路。举例来说，此类控制电路可为专用集成电路(asic)，其具有用以经由相关联的沉积和净化工艺来控制用于对存储节点材料进行整形的制造步骤的逻辑。

图9说明根据本公开的一或多个实例的包含存储器系统944的半导体结构的至少一实例的计算系统980的功能框图。存储器系统944可为(例如)固态驱动器(ssd)。

在图9中示出的实例中，存储器系统944包含存储器接口946；数个存储器装置940-1、...、940-n，以及控制器948，其可选择地耦合到存储器接口946和存储器装置940-1、...、940-n。存储器接口946可用于在存储器系统944与另一装置(例如主机942)之间传送信息。主机942可包含处理器(未图示)。如本文中所使用，“处理器”可以是数个处理器，例如数个并行处理系统、数个协处理器等。实例主机可包含或可在膝上型计算机、个人计算机、数码相机、数字记录装置和回放装置、移动电话、pda、存储卡读卡器、接口集线器以及其类似物中实施。这种主机可与使用例如处理设备在半导体装置和/或ssd上执行的制造操作相关联。

在数个实施例中，主机942可与主机接口943相关联(例如包含或耦合到所述主机接口)。主机接口943可实现输入(例如呈数值上和/或结构上限定的梯度的)缩放偏好，以例如限定待由处理设备实施的存储器装置(例如在940处所示)和/或其上形成的存储器单元阵列(例如在954处所示)的最终结构或中间结构的关键尺寸(cd)。可经由主机942所存储的数个偏好的输入、来自另一存储系统(未图示)的偏好的输入和/或用户(例如人类操作者)对偏好的输入，将经缩放偏好提供给主机接口943。

存储器接口946可呈标准化物理接口的形式。举例来说，当将存储器系统944用于计算系统980中的信息(例如数据)存储时，除其它物理连接件和/或接口外，存储器接口946可为串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口，或通用串行总线(usb)接口。然而，一般来说，存储器接口可提供接口以用于(例如经由主机接口943)在存储器系统944的控制器948与主机942之间传递控制、地址、信息、经缩放偏好和/或其它信号。

控制器948可包含例如固件和/或控制电路(例如硬件)。控制器948可与存储器装置940-1、...、940-n中的一或多者以可操作方式耦合到和/或包含于同一物理装置(例如裸片)上。举例来说，控制器948可为或可包含作为以可操作方式耦合到包含存储器接口946和存储器装置940-1、...、940-n的电路(例如印刷电路板)的硬件的asic。或者，控制器948可包含于以通信方式耦合到包含存储器装置940-1......940-n中的一或多者的物理装置(例如裸片)的单独物理装置上。

除用于管理存储器单元的其它功能和/或操作外，控制器948可与存储器装置940-1......940-n通信，以指导操作来感测(例如读取)、编程(例如写入)和/或擦除信息。控制器948可具有可包含数个集成电路和/或离散组件的电路。在数个实例中，控制器948中的电路可包含用于控制跨存储器装置940-1、...、940-n的存取的控制电路，和/或用于在主机942与存储器系统944之间提供转译层的电路。

存储器装置940-1、...、940-n可包含例如数个存储器阵列954(例如易失性和/或非易失性存储器单元的阵列)。举例来说，存储器装置940-1、...、940-n可包含结合图9描述的存储器单元阵列，例如经结构化以形成根据图1到7中所述的实施例形成的结构的实例存储器装置990的一部分。如将了解，存储器装置940-1......940-n和/或如在1076处所示的存储器装置的存储器阵列954中的存储器单元可呈ram架构(例如dram、sram、sdram、feram、mram、reram等)、快闪架构(例如“与非”、“或非”等)、三维(3d)ram和/或快闪存储器单元架构，或包含导柱和邻近沟槽的某一其它存储器阵列架构。

存储器装置940、1076可形成于同一裸片上。存储器装置(例如存储器装置940-1)可包含形成于所述裸片上的存储器单元的一或多个阵列954。存储器装置可包含与形成于裸片上的一或多个阵列954或其部分相关联的感测电路955和控制电路956。感测电路955可用以确定(感测)存储在阵列954的行中的特定存储器单元处的特定数据值(例如0或1)。除指导数据值的存储、擦除等之外，控制电路956可用以响应于来自主机942和/或主机接口943的命令而指导感测电路955感测特定数据值。命令可经由存储器接口946直接发送到控制电路956或经由控制器948直接发送到控制电路956。

图9中所说明的实例可包含额外电路，未说明所述额外电路是为了不使本公开的实例模糊。举例来说，存储器装置940、1076可包含锁存通过i/o电路在i/o连接件上提供的地址信号的地址电路。可通过行解码器和列解码器接收并解码地址信号以存取存储器阵列954。将了解，地址输入连接件的数目可取决于存储器装置940、1076和/或存储器阵列954的密度和/或架构。

图10说明包含根据本公开的数个实施例形成的结构的存储器装置1076的半导体结构的实例的一部分的横截面图。图10中所说明的存储器装置1076的部分作为实例但不作为限制示出为包含dram存储器单元架构。另一ram、闪存(例如，与非或或非)和/或3d存储器单元架构也可包含柱和邻近沟槽。实施例不限于此。尽管将dram晶体管1090和硅填充材料1092示出为以橫向配置布置，但实施例可包含以橫向、竖直或任何其它配置布置的晶体管1090和硅填充材料1092。

图10中所示的存储器装置1076的部分可表示在1t1c(一个晶体管一个电容器)配置中的两个dram存储器单元或在2t2c配置中的一个dram存储器单元。dram存储器单元可利用各自形成在沟槽1096中的电容器1092来存储对应于数据值的特定电荷。形成如图10中所示的沟槽1096可导致由沟槽1096的每一侧上的经蚀刻材料形成的导柱1088。导柱1088可形成(例如制造)为沉积在衬底材料1098上的经掺杂或未掺杂半导体材料层。半导体材料可经蚀刻以形成导柱1088和沟槽1096。在一些实施例中，可将开口(例如圆形、正方形、椭圆形等开口，而不是长方体沟槽)蚀刻到所述半导体材料中，且可将电容器材料沉积在所述开口中，但此配置并不影响用于邻近本文所述的沟槽的导柱的钝化材料的概念。

此外，本公开的实施例不限于形成于沟槽中以用于数据存储的电容器，也不是限于含有电容器材料的沟槽的实施例。举例来说，各种类型的存储器装置可包含侧壁结构(例如导柱)之间的沟槽，其中除其它功能和/或操作外，可安置各种材料以有助于数据存取、存储和/或处理，或其中可形成各种材料以用于导电和/或隔离(例如导体、电阻器和/或电介质材料)。

在数个实施例中，可将沟槽1096蚀刻到进入导柱材料中的特定深度。可将沟槽1096蚀刻到导柱1088的材料中，达接近衬底材料1098的深度，如图10中所示。或者，可将沟槽1096蚀刻到导柱1088的材料中，达衬底材料1098的顶部或到所述衬底材料中。沟槽1096的接近衬底材料1098、在所述衬底材料顶部和/或进入到所述衬底材料中的深度在本文中被称为处于沟槽的底部区中。

如本文所描述，增加可沉积在根据图1到7中所述的实施例形成的支撑导柱之间的开口内的邻近电容器材料之间的空间可减小电容器1092的直径。在一个实例中，增大沟槽边界的表面积可(例如通过增大电容器的体积和/或表面积来)增大形成于沟槽1096中的电容器1092的电容。在此实例中，沟槽1096可加衬有电介质材料1094，且电容器材料可形成(例如沉积)在沟槽1096内以及电介质材料1094上以形成达到特定(例如目标)深度的电容器1092。

导柱材料的每一导柱1088可延伸到衬底材料1098上方的特定高度。因而，每一导柱1088具有在特定高度处的顶部表面。数种结构性材料可形成在邻近沟槽1096的导柱1088的顶部表面上或与所述顶部表面结合。举例来说，可形成特定材料1082以有助于数据存取、存储和/或处理(例如，导体、电阻器和/或电介质材料)。此类材料1082可形成在邻近沟槽1096的导柱1088的顶部表面上。可形成掩模材料1031以保护底层材料1082和/或邻近沟槽1096的导柱1088的顶部表面不受后续处理和/或在使用存储器装置1076时遭遇的磨损的影响。其它结构性材料可(例如以如图10中示出的dram配置)形成于邻近沟槽1096的导柱1088的顶部表面上或与所述顶部表面相关联。除其它可能的结构性材料外，其它结构性材料可包含晶体管1090、存取线1086和/或感测线1078。仅描述为形成于邻近沟槽1096的导柱1088的顶部表面上和/或与所述顶部表面相关联的结构性材料在本文中称为处于导柱1088和/或沟槽1096的顶部区。

在本公开的以上详细描述中，参考形成其一部分且其中借助于说明示出可如何实践本公开的一或多个实例的附图。足够详细地描述这些实例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实例且可在不脱离本公开的范围的情况下进行工艺、电气和/或结构性改变。

应理解，本文所使用的术语仅出于描述特定实例的目的且无意为限制性的。如本文所使用，除非上下文另外明确规定，否则单数形式“一”和“所述”包含单个和多个提及物，如“数个”、“至少一个”和“一或多个”(例如，数个存储器阵列可指一或多个存储器阵列)，而“多个”既定指代多于一个此类事物。此外，贯穿本申请在容许意义上(即，可能、能够)而非在强制性意义上(即，必须)使用词语“可(can/may)”。术语“包含”及其派生词表示“包含但不限于”。术语“耦合”意味着直接或间接地物理连接，且除非另外说明，否则根据上下文，可包含用于对指令(例如，控制信号、地址信号等)和数据的存取和/或移动(发射)的无线连接。

虽然本文中已说明并描述了包含与对存储节点材料进行整形有关的半导体材料、底层材料、结构性材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口和/或沟槽的侧壁，以及其它材料和/或组件的各种组合和配置的实例实例，但本公开的实例不限于本文明确叙述的那些组合。除本文中所公开的那些之外的与对存储节点进行整形有关的半导体材料、底层材料、结构材料、电介质材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口和/或沟渠的侧壁之外的其它组合和配置明确地包含在本公开的范围内。

尽管在本文中已经说明并描述了具体实例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所示出的具体实例。本公开既定涵盖本公开的一或多个实施例的调适或变化。应理解，以上描述是以说明性方式进行的，而不是限制性的。所属领域的技术人员在查阅以上描述后将明白以上实例和本文未具体描述的其它实例的组合。本公开的一或多个实施例的范围包含其中使用以上结构和工艺的其它应用。因此，应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本公开的一或多个实例的范围。

在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实例中。不应将本公开的此方法解释为反映以下意图：所公开的本公开的实例必须使用比每一权利要求中明确叙述的特征多的特征。实际上，如所附权利要求书所反映，本发明的标的物在于单个所公开实例的不到全部的特征。因此，所附权利要求书特此并入到具体实施方式中，每一权利要求自身作为单独的实例。