一种具有集成隧穿二极管的IGBT的制作方法

本发明属于半导体功率器件领域，涉及一种具有集成隧穿二极管的igbt。

背景技术：

绝缘栅双极型晶体管(insulatedgatebipolartransistor，igbt)作为电力电子领域重要的核心器件之一，被广泛应用于能源转换、机车牵引、工业变频、汽车电子和消费电子等各个领域。相比于平面栅igbt，沟槽栅igbt具有更低的元胞间距以及更低的导通压降。在沟槽栅igbt的p型体区下方加入一层载流子存储层能够进一步降低器件的导通压降，并且载流子存储层的浓度越高，igbt的导通压降也就越低，然而这也会使得器件的击穿电压更低。另一方面，较高浓度的载流子存储层也会增大器件的饱和电流，而这将不利于器件的短路安全工作，进而限制了igbt器件向更高功率、更高效率和更高可靠性领域的应用。

在igbt中引入浮空区域也能够降低器件的导通压降，但这会增加器件的弥勒电容。而较大的弥勒电容又会使得器件的开启特性严重退化。极端情况下，会引起不可控的电磁干扰噪声以及形成电压电流的持续震荡。

因此，亟需一种低导通压降、低弥勒电容及低饱和电流，但同时又具有较高的击穿电压以及较低的工艺制造难度的igbt器件。

技术实现要素：

有鉴于此，本发明的目的在于提供一种具有隧穿二极管的igbt，即提出一种新型结构的igbt器件制造技术，该技术在保持器件的击穿电压不变的条件下，能够通过增加n型载流子存储层的浓度来降低器件的导通压降，并且还能够降低器件的弥勒电容以及饱和电流。在几乎不增加器件工艺制造难度的同时，达到提高器件工作效率、功率范围和稳定性的目的。

为达到上述目的，本发明提供如下技术方案：

一种具有集成隧穿二极管的igbt，由多个重复元胞结构相互拼接而成，具体包括：集电极金属(01)、p型集电区(02)、n型场终止层(03)、n型漂移区(04)、p型埋层(05)、n型载流子存储层(06)、p型体区(07)、p+源区(08)、n+源区(09)、发射极金属(10)、介质隔离层(11)、栅氧化层(12)、多晶硅栅(13)、浮空电极(14)、p型阱区(15)、n+隧穿区(16)；

所述p型集电区(02)在集电极金属(01)上方；所述n型场终止层(03)在p型集电区(02)上方；所述n型漂移区(04)在n型场终止层(03)上方；所述p型埋层(05)、n型载流子存储层(06)、p型阱区(15)在n型漂移区(04)上方；所述p型体区(07)在n型载流子存储层(06)上方；所述p+源区(08)、n+源区(09)、n+隧穿区(16)在p型体区(07)上方；

所述栅氧化层(12)被n+源区(09)、p型体区(07)、n型载流子存储层(06)、p型埋层(05)、和p型阱区(15)包围；多晶硅栅(13)被栅氧化层(12)包围；

所述发射极金属(10)在p+源区(08)和n+源区(09)上方；所述浮空电极(14)在p型阱区(15)和n+隧穿区(16)上方；介质隔离层(11)在n+隧穿区(16)、p+源区(08)上方和栅氧化层(12)上方；

所述介质隔离层(11)将发射极金属(10)与浮空电极(14)相隔离；

所述p+源区(08)和n+源区(09)与发射极金属(10)相连接；p型阱区(15)和n+隧穿区(16)与浮空电极(14)相连接；所述n型载流子存储层(06)、p型体区(07)、n+源区(09)、栅氧化层(12)和多晶硅栅(13)分别构成一个nmos的漏端、衬底、源端、氧化层和栅电极；

所述p+源区(08)和n+隧穿区(16)构成一个隧穿二极管，连接发射极金属(10)和浮空电极(14)；n+隧穿区(16)与p型阱区(15)通过浮空电极(14)相连接；p型埋层(05)通过p型阱区(15)以及浮空电极(14)与隧穿二极管的n+隧穿区(16)相连接。

进一步，隧穿二极管发生隧穿的阈值电压由n+隧穿区(16)和p+源区(08)的掺杂浓度决定。n+隧穿区(16)和p+源区(08)的掺杂浓度越高，隧穿发生的阈值电压越低，反之亦然。

进一步，隧穿二极管将p型埋层(05)钳位，钳位电压可以通过调整n+隧穿区(16)的掺杂浓度来进行调整。一般而言，钳位电压的范围为1.4v到5v。

进一步，在igbt阻断时，p型埋层(05)被钳位，n型载流子存储层(06)被相邻的p型埋层(05)夹断，阻断电压由p型埋层(05)和n型漂移区(04)所构成的pn结承受。

进一步，在igbt导通时，p型埋层(05)的电位比n型载流子存储层(06)高0.7v，n型载流子存储层(06)也将被钳位，钳位电压的范围为0.7v到4.3v。

进一步，半导体材料包括但不限于硅、锗、砷化镓、碳化硅或氮化镓。

本发明的有益效果在于：本发明在不降低器件击穿电压以及几乎不增加器件的工艺难度的条件下，能够通过增加n型载流子存储层的浓度来降低器件的导通压降，并且还能够降低器件的米勒电容以及饱和电流。

本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究，对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：

图1为本发明所述的具有隧穿二极管的igbt器件的结构示意图；

图2为实例2对应的具有隧穿二极管的igbt器件的结构示意图；

图3为实例3对应的具有隧穿二极管的igbt器件的结构示意图；

图4为实例4对应的具有隧穿二极管的igbt器件的结构示意图；

图5为实例5对应的具有隧穿二极管的逆导型igbt器件的结构示意图；

图6为实例6对应的具有隧穿二极管的超结igbt器件的结构示意图；

图7为本发明结构载流子存储层(06)剂量与击穿电压以及导通压降之间的关系图。

附图标记：01-集电极金属，02-p型集电区，03-n型场终止层，04-n型漂移区，05-p型埋层，06-n型载流子存储层，07-p型体区，08-p+源区，09-n+源区，10-发射极金属，11-介质隔离区，12-栅氧化层，13-多晶硅栅，14-浮空电极，15-p型阱区，16-n+隧穿区，17-n型集电区，18-n柱漂移区，19-p柱漂移区。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

实施例1：图1为具有隧穿二极管的igbt器件的结构示意图，由多个重复元胞结构相互拼接而成，具体包括：集电极金属(01)、p型集电区(02)、n型场终止层(03)、n型漂移区(04)、p型埋层(05)、n型载流子存储层(06)、p型体区(07)、p+源区(08)、n+源区(09)、发射极金属(10)、介质隔离层(11)、栅氧化层(12)、多晶硅栅(13)、浮空电极(14)、p型阱区(15)、n+隧穿区(16)；

所述p型集电区(02)在集电极金属(01)上方；所述n型场终止层(03)在p型集电区(02)上方；所述n型漂移区(04)在n型场终止层(03)上方；p型埋层(05)、n型载流子存储层(06)、p型阱区(15)在n型漂移区(04)上方；p型体区(07)在n型载流子存储层(06)上方；p+源区(08)、n+源区(09)、n+隧穿区(16)在p型体区(07)上方；

所述栅氧化层(12)被n+源区(09)、p型体区(07)、n型载流子存储层(06)、p型埋层(05)、和p型阱区(15)包围；多晶硅栅(13)被栅氧化层(12)包围；

所述发射极金属(10)在p+源区(08)和n+源区(09)上方；浮空电极(14)在p型阱区(15)和n+隧穿区(16)上方；介质隔离层(11)在n+隧穿区(16)、p+源区(08)上方和栅氧化层(12)上方；

所述介质隔离层(11)将发射极金属(10)与浮空电极(14)相隔离；

所述p+源区(08)和n+源区(09)与发射极金属(10)相连接；p型阱区(15)和n+隧穿区(16)与浮空电极(14)相连接；n型载流子存储层(06)、p型体区(07)、n+源区(09)、栅氧化层(12)和多晶硅栅(13)分别作为一个nmos的漏端、衬底、源端、氧化层和栅电极；

所述p+源区(08)和n+隧穿区(16)构成一个隧穿二极管，连接发射极金属(10)和浮空电极(14)；n+隧穿区(16)与p型阱区(15)通过浮空电极(14)相连接；p型埋层(05)通过p型阱区(15)以及浮空电极(14)与隧穿二极管相连接。

实施例2：本发明也可以利用p型阱区(15)来充当p型埋层(05)的作用，如图2所示，此结构可以进一步降低工艺难度。在本实例中p型阱区(15)将n型载流子存储层(06)包围，浮空电极(14)将p型阱区(15)与隧穿二极管的n+隧穿区(16)相连接。

实施例3：本发明也可以仅用一个p型埋层(05)，靠近n+隧穿区(16)一侧的n型载流子存储层(06)将p型体区(07)与p型阱区(15)相隔离。

实施例4：本发明也可以仅仅用于降低器件的弥勒电容，如图4所示。槽栅之间的p型体区(07)通过浮空电极(14)与隧穿二极管的n+隧穿区(16)相连接。

实施例5：本发明也可以用于逆导igbt结构上，在p型集电区(02)一侧制作n型集电区(17)，如图5所示，其余结构与实施例1相同。

实施例6：本发明也可以用于超结igbt结构上，如图6所示，其中n柱漂移区(18)与p柱漂移区(19)构成的超结体区替代了实施例1中的n型漂移区(04)。

借助medici仿真软件，对图4所示的常规igbt，与本发明图1所示的具有集成隧穿二极管的igbt器件进行了仿真比较。在仿真时，图4所示结构中的浮空电极(14)换成了介质隔离层(11)，这样集成的隧穿二极管就不会再发挥作用。在仿真中，p型集电区(02)的掺杂浓度为2×10¹⁷cm^-3，厚度为2μm。n型场终止层(03)的掺杂浓度为1×10¹⁶cm^-3，厚度为5μm。n型漂移区(04)的掺杂浓度为6×10¹³cm^-3，厚度为100μm。p型埋层(05)的掺杂浓度为5×10¹⁶cm^-3，厚度为2μm，宽度为3μm。p型体区(07)的掺杂浓度为2×10¹⁷cm^-3，厚度为3μm。p+源区(08)的掺杂浓度为5×10¹⁹cm^-3，厚度为0.4μm。n+源区(09)的掺杂浓度为5×10¹⁹cm^-3，厚度为0.4μm。介质隔离层(11)设置为二氧化硅，厚度为1μm。栅氧化层(12)的厚度设置为100nm。p型阱区(15)的掺杂浓度为1×10¹⁹cm^-3，厚度为6μm，宽度为4μm。n+隧穿区(16)的掺杂浓度为5×10¹⁸cm^-3，厚度为0.4μm。图7是n型载流子存储层(06)剂量(掺杂浓度乘以厚度)与击穿电压以及导通压降之间的关系。可以发现，随着n型载流子存储层(06)剂量的增加，常规igbt的导通压降以及击穿电压都出现了相应地下降。而本发明提出的结构随着n型载流子存储层(06)剂量的增加，导通压降大幅降低，击穿电压保持不变。

上述实施例中，半导体材料包括但不限于硅、锗、砷化镓、碳化硅或氮化镓。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。