具有高抗静电能力的GaN基LED外延结构及生长方法与流程

本发明涉及半导体发光器件，尤其是涉及具有高抗静电能力的gan基led外延结构及生长方法。

背景技术：

近年来，gan基发光二极管（led）的研制取得了重大进展。电光转换效率的提高以及制造成本的降低，使具有高效、环保、节寿命长等显著特点的led广泛用于显示屏、指示灯、景观照明、户外照明、汽车灯等很多领域。然而，gan在生长过程中容易造成大量的晶格缺陷，这些晶格缺陷过多就会造成p-n结发生隧道击穿，从而大大降低器件的抗静电能力，容易导致器件失效，这就严重束缚了led的广泛应用，尤其是在极端环境下的进一步使用。通常提高抗静电能力的办法是在n层插入一层algan层或者采用δ-硅掺杂等，但是提高有限。

技术实现要素：

本发明的第一个目的在于提供一种具有高抗静电能力的gan基led外延结构，该结构是在n型层和多量子阱层之间生长应力调节层，应力调节层包含掺杂的抗静电层和位错阻挡层两层，该结构的芯片在led反向偏置时，引导冲击电流从v形坑中传导，能使得芯片承受超万伏静电。

本发明的第二个目的在于提供具有高抗静电能力的gan基led外延结构的生长方法。

本发明的第一个目的是这样实现的：

具有高抗静电能力的gan基led外延结构，包括衬底、依次形成于衬底上的缓冲层、n型层、多量子阱层和p型层；特征是：在n型层和多量子阱层之间生长有应力调节层，该应力调节层包括掺杂si的抗静电层、位错阻挡层。

其中，所述抗静电层由gan构成，掺si浓度为1×10¹⁷-5×10¹⁷cm^-2，厚度为100-200nm。

在抗静电层中分布有大量v形坑。

位错阻挡层由inxga1-xn阱和inyga1-yn垒的周期结构组成，周期数为k，inxga1-xn阱的禁带宽度小于inyga1-yn垒的禁带宽度，其中：inxga1-xn阱中：0≤x≤1；inyga1-yn垒中：0≤y≤1,y<x；周期数0<k≤50。

多量子阱层由inmga1-mn阱和alninqga1-n-qn垒的周期结构组成，周期数为t，inmga1-mn阱的禁带宽度小于alninqga1-n-qn垒的禁带宽度，其中：inmga1-mn阱中：0≤m≤1；alninqga1-n-qn垒中：0≤n≤1，0≤q≤1，0≤n+q≤1；周期数1≤t≤15。

p型层由p-aliinjga1-i-jn构成，其中：0≤i≤1，0≤j≤1，0≤i+j≤1。

衬底为al2o3、sic、si或gan中的一种。

本发明的第二个目的是这样实现的：

具有高抗静电能力的gan基led外延结构的生长方法，包括以下步骤：

a、将衬底装入mocvd反应室；

b、生长aln或gan缓冲层；

c、生长n型层；

d、生长应力调节层：应力调节层由从下向上依次掺si的抗静电层、位错阻挡层组成；抗静电层在低温n2载气下生长，生长温度在850-1000度之间,厚度在100-200nm之间；

e、生长多量子阱层；

f、生长p型层，得到外延片；

g、将外延片制作成芯片，进行封装，得到最终的具有高抗静电能力的gan基led。

本发明通过在n型层与多量子阱之间加入掺杂si的抗静电层、位错阻挡层，能实现提高led的可靠性的目的，其原理如下：

低温n2载气条件下生长n型掺杂的gan，在生长这层的过程中会沿着位错线开启大量v形坑，之后再生长inxga1-xn/inyga1-yn超晶格位错阻挡层过滤位错，改善后续的量子阱的晶体质量。正向导通时，在极小电流下，v形坑侧壁掺杂的抗静电层里的电子会直接与p层的空穴复合发光，说明此处形成漏电通道。加反向静电压后，由于v形坑是漏电通道，相比平台处，冲击电流更容易从v形坑里分流导走，因此能大大提高器件的抗静电性能。

与其他提高gan基led抗静电性能的方法相比，本发明将提高器件可靠性的工艺融于材料的生长过程中，无需额外的工序，不增加器件的制造成本，不影响芯片制造的合格率。

与经典led结构相比，本发明能保持v形坑的尺寸一致，量子阱的晶体质量以及in的并入等不会受到影响，因此在led正向导通工作时，不会影响平台上多量子阱内的载流子注入，因此也不会影响led的光强。

本发明能通过改变抗静电层的厚度，对led的抗静电能力进行有效控制。

附图说明

图1为gan基多量子阱led的典型结构示意图；

图2为本发明的gan基多量子阱led的结构示意图。

具体实施方式

下面结合实施例并对照附图对本发明进行进一步的说明。

如图2所示，本实验采用thomasswan紧耦合喷淋式（ccs）mocvd系统进行外延生长。所用衬底为si衬底，所用金属有机源包括三甲基镓(tmga)、三乙基镓(tega)、三甲基铝(tmal)和三甲基铟(tmin)，n源为氨气(nh3)，载气为n2和h2，p型掺杂剂和n型掺杂剂分别为cp2mg和sih4。

具有高抗静电能力的gan基led外延结构的生长方法，包括以下步骤：

a、将干净的（111）晶面硅衬底101装入mocvd反应室，在h2气氛下，1200℃，压力为100torr，烘烤15分钟；

b、降温至950℃，压力为100torr，往mocvd反应室内通入tmal，通入时间为60s；

c、升温至1200℃，压力为100torr，通入tmal和nh3，生长120nm左右的aln缓冲层201；

d、在温度为1150℃，压力为200torr的条件下生长3μm左右的n型gan层301，掺si浓度为5×10¹⁸；

e、降温至950℃，压力为200torr，在n2气氛下生长100nm左右的lt-gan抗静电层401，掺si浓度为1×10¹⁷；

f、位错阻挡层402为ingan/gan超晶格，其中inxga1-xn（x=0.07）和gan的厚度分别为50a和20a左右，周期数为15；生长温度为930℃，压力为200torr；

g、多量子阱层501为ingan/gan量子阱，其中inxga1-xn（x=0.25）和gan的厚度分别为28a和100a左右，周期数为10；

h、在温度为1050℃，压力为75torr的条件下生长20nm左右的p型alxga1-xn（x=0.15）层；压力升至200torr下生长200nm左右的p型gan层；之后生长20nm左右的高掺p型gan层。

p型层601包括p型alxga1-xn层、p型gan层和高掺p型gan层。

步骤e中的抗静电层401在生长过程中会沿着位错线701产生v形坑，其中侧壁802的厚度则远小于平台801的厚度，掺杂的抗静电层在小电流下的时候电子与v形坑p层的空穴直接复合发光，这个位置相比其他区域更容易导通，在加反向静电压的时候，冲击电流被v形坑引导分流，从而提高led100的可靠性。