芯片、数字隔离器和芯片制造方法与流程

文档序号:23583729发布日期:2021-01-08 14:14阅读:来源:国知局

技术特征:

1.一种芯片,其特征在于,所述芯片包括:衬底以及设置在所述衬底上的隔离器件;

所述隔离器件包括第一导电结构、第二导电结构以及位于所述第一导电结构和所述第二导电结构之间的隔离层;

所述第一导电结构设置在所述衬底的第一表面上;

所述第二导电结构上用于设置键合引线;

其中,在所述第一表面处朝向所述衬底的第二表面的方向延伸设置有绝缘层包边,所述绝缘层包边将所述第一表面与所述第二表面之间的导电区域全部或部分包裹,所述芯片的外表面用于填充封装材料以形成封装体。

2.根据权利要求1所述的芯片,其特征在于,所述绝缘层包边是在芯片加工过程中,通过在晶圆上的指定位置处开设第一沟槽并在所述第一沟槽中设置第一介质层后,对所述指定位置进行切割后在所述第一表面的边缘区域形成的结构。

3.根据权利要求2所述的芯片,其特征在于,所述绝缘层包边与所述封装体之间满足第一表达式的耐压关系:

所述第一表达式包括:0.5×tox×eox<ht×et<2×tox×eox;

其中,ht表示所述第一沟槽的深度,tox表示在所述第一沟槽中设置的所述第一介质层的厚度,eox表示所述第一介质层的单位厚度耐压能力,所述第一介质层在芯片加工过程结束后成为所述绝缘层包边,et表示在所述绝缘层包边的外表面填充的所述封装体的单位厚度耐压能力。

4.根据权利要求3所述的芯片,其特征在于,所述绝缘层包边与所述封装体之间满足第二表达式的耐压关系;

所述第二表达式包括:ht×et<tox×eox。

5.根据权利要求2所述的芯片,其特征在于,所述指定位置是所述晶圆的切割道,所述第一沟槽在垂直于所述切割道的第一方向上的宽度大于刀具的宽度,所述刀具用于对所述切割道进行切割。

6.根据权利要求5所述的芯片,其特征在于,所述第一沟槽在平行于所述切割道的第二方向上的宽度满足第三表达式;

所述第三表达式包括:

其中,ab表示所述第一沟槽在平行于所述切割道的第二方向上的宽度,w1′w2表示所述第一沟槽的深度,w2w3表示所述第一沟槽在所述第一表面上的边缘到所述键合引线之间的最短距离。

7.一种数字隔离器,其特征在于,包括权利要求1-6任一项所述的芯片。

8.一种芯片制造方法,其特征在于,所述方法包括:

在待处理晶圆的切割道上刻蚀形成第一沟槽;

在所述第一沟槽中形成第一介质层;

对于包含所述第一介质层以及隔离器件的待切割晶圆,采用刀具对所述第一沟槽对应的所述切割道进行切割,以从所述待切割晶圆上切割得到具有绝缘层包边的芯片,所述芯片包括:衬底以及设置在所述衬底上的所述隔离器件,所述隔离器件包括:第一导电结构、第二导电结构以及位于所述第一导电结构和所述第二导电结构之间的隔离层,所述第一导电结构设置在所述衬底的第一表面上,所述绝缘层包边是由所述第一介质层从所述第一表面处朝向所述衬底的第二表面的方向延伸形成的,所述绝缘层包边将所述第一表面与所述第二表面之间的导电区域全部或部分包裹;

对于切割得到的所述芯片,在所述第二导电结构上设置键合引线;

在所述芯片的外表面上填充第二介质层,作为所述芯片的封装体。

9.根据权利要求8所述的方法,其特征在于,所述在待处理晶圆的切割道上刻蚀形成第一沟槽,包括:

在对所述待处理晶圆完成芯片的部分后道工艺以后,在所述待处理晶圆的切割道上刻蚀形成第一沟槽,所述待处理晶圆上包括各个芯片的衬底以及各个芯片的所述隔离器件;

所述在所述第一沟槽中形成第一介质层,包括:

以沉积工艺在所述第一沟槽中形成第一介质层,得到所述待切割晶圆。

10.根据权利要求9所述的方法,其特征在于,所述在对所述待处理晶圆完成芯片的部分后道工艺以后,在所述待处理晶圆的切割道上刻蚀形成第一沟槽,包括:

在完成芯片的后道工艺总光刻次数的70%以上之后,在所述切割道上通过进行绝缘层刻蚀和深硅刻蚀,形成所述第一沟槽。

11.根据权利要求8所述的方法,其特征在于,

所述在待处理晶圆的切割道上刻蚀形成第一沟槽,包括:

在芯片制作过程的前道工艺中,在所述待处理晶圆的切割道上刻蚀形成第一沟槽;

所述在所述第一沟槽中形成第一介质层,包括:

以氧化工艺或沉积工艺在所述第一沟槽中形成第一介质层,得到被所述第一介质层覆盖的衬底作为待处理结构;

在采用刀具对所述第一沟槽对应的所述切割道进行切割之前,所述方法还包括:

在所述待处理结构上形成各个芯片的所述隔离器件,得到所述待切割晶圆。


技术总结
本申请实施例提供一种芯片、数字隔离器和芯片制造方法,在一个实施例中,该芯片包括:衬底以及设置在所述衬底上的隔离器件;所述隔离器件包括第一导电结构、第二导电结构以及位于所述第一导电结构和所述第二导电结构之间的隔离层;所述第一导电结构设置在所述衬底的第一表面上;所述第二导电结构上用于设置键合引线;其中,在所述第一表面处朝向所述衬底的第二表面的方向延伸设置有绝缘层包边,所述绝缘层包边将所述第一表面与所述第二表面之间的导电区域全部或部分包裹,所述芯片的外表面用于填充封装材料以形成封装体。以此有利于改善现有技术中的隔离器产品的耐压性能较弱的问题。

技术研发人员:方向明;李立松;伍荣翔
受保护的技术使用者:重庆线易电子科技有限责任公司
技术研发日:2020.10.30
技术公布日:2021.01.08
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1