带有屏蔽栅结构的IGBT器件及制造方法与流程

带有屏蔽栅结构的igbt器件及制造方法
技术领域
[0001]
本发明属于微电子技术领域，具体地说是一种带有屏蔽栅结构的igbt器件及制造方法。


背景技术：

[0002]
目前的igbt器件结构如图8所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区4、第一导电类型发射极5、绝缘介质层6、发射极金属7、栅氧化层8与栅极导电多晶硅9。它在第二导电类型集电极1上设置第一导电类型缓冲层2，在第一导电类型缓冲层2上设置第一导电类型衬底3，在第一导电类型衬底3上设置第二导电类型体区4，在第二导电类型体区4上设置第一导电类型发射极5，在第一导电类型发射极5上开设有沟槽，沟槽向下第一导电类型发射极5与第二导电类型体区4并最终进入第一导电类型衬底3内，在沟槽内设置栅氧化层8，在栅氧化层8内设置栅极导电多晶硅9，在第一导电类型发射极5、栅氧化层8与栅极导电多晶硅9上设置绝缘介质层6，在绝缘介质层6上设置发射极金属7，发射极金属7通过通孔与第二导电类型体区4以及第一导电类型发射极5欧姆接触。这种igbt器件开关速度较慢、开关损耗较大且短路能力较弱。


技术实现要素：

[0003]
本发明的目的是克服现有技术中存在的不足，提供一种可在同等面积下实现更优效果的带有屏蔽栅结构的igbt器件及制造方法。
[0004]
按照本发明提供的技术方案，所述带有屏蔽栅结构的igbt器件，它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、栅氧化层、栅极导电多晶硅、屏蔽栅多晶硅、屏蔽栅盖板与栅极氧化层；在第二导电类型集电极上设置第一导电类型缓冲层，在第一导电类型缓冲层上设置第一导电类型衬底，在第一导电类型衬底上设置第二导电类型体区，在第二导电类型体区上设置第一导电类型发射极，在第一导电类型发射极上开设有沟槽，沟槽向下第一导电类型发射极与第二导电类型体区并最终进入第一导电类型衬底内，在沟槽的下段内设置屏蔽栅氧化层，在屏蔽栅氧化层内设置屏蔽栅多晶硅，在屏蔽栅多晶硅上设置屏蔽栅盖板，在沟槽的上段内设置栅极氧化层，在栅极氧化层内设置栅极导电多晶硅，在第一导电类型发射极、栅极导电多晶硅与栅极氧化层上设置绝缘介质层，在绝缘介质层上设置发射极金属，发射极金属通过通孔与第二导电类型体区以及第一导电类型发射极欧姆接触。
[0005]
作为优选，所述沟槽的宽度为0.2um-2um，屏蔽栅盖板的下表面至沟槽的底面之间的距离为1um-2um。
[0006]
作为优选，所述栅极导电多晶硅的宽度大于屏蔽栅多晶硅的宽度，使得栅极氧化层的厚度小于屏蔽栅氧化层的厚度。
[0007]
作为优选，对于n型器件，第一导电类型为n型导电，第二导电类型为p型导电；对于
p型器件，第一导电类型为p型导电，第二导电类型为n型导电。
[0008]
上述带有屏蔽栅结构的igbt器件的制造方法包括以下步骤：步骤一、提供第一导电类型衬底，在第一导电类型衬底的正面进行沟槽光刻和刻蚀以及屏蔽栅氧化层淀积；步骤二、进行沟槽场的屏蔽栅多晶硅填充与刻蚀以及屏蔽栅盖板的淀积与刻蚀；步骤三、进行栅极氧化层生长、栅极导电多晶硅的淀积光照以及刻蚀；步骤四、进行第二导电类型杂质离子的注入和推进，从而形成第二导电类型体区；步骤五、通过光刻胶阻挡进行第一导电类型杂质离子的注入和推进，从而形成第一导电类型发射极；步骤六、进行绝缘介质层的淀积和回流、接触孔的光照和刻蚀以及发射极金属的淀积；步骤七、在第一导电类型衬底的背面进行第一导电类型杂质离子的注入与推进，形成第一导电类型缓冲层，在第一导电类型缓冲层的背面注入第二导电类型杂质，形成第二导电类型集电极。
[0009]
本发明可调节器件的电场分布，降低igbt的阈值、导通电阻和密勒电容，提高开关速度，降低开关损耗，同时还可以增强短路能力（scsoa）。
附图说明
[0010]
图1是经过本发明步骤一处理后的结构图。
[0011]
图2是经过本发明步骤二处理后的结构图。
[0012]
图3是经过本发明步骤三处理后的结构图。
[0013]
图4是经过本发明步骤四处理后的结构图。
[0014]
图5是经过本发明步骤五处理后的结构图。
[0015]
图6是经过本发明步骤六处理后的结构图。
[0016]
图7是经过本发明步骤七处理后的结构图。
[0017]
图8是现有技术中的igbt器件的结构图。
具体实施方式
[0018]
下面结合具体实施例对本发明作进一步说明。
[0019]
实施例1一种带有屏蔽栅结构的igbt器件，如图7所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区4、第一导电类型发射极5、绝缘介质层6、发射极金属7、栅氧化层8、栅极导电多晶硅9、屏蔽栅多晶硅10、屏蔽栅盖板11与栅极氧化层12；在第二导电类型集电极1上设置第一导电类型缓冲层2，在第一导电类型缓冲层2上设置第一导电类型衬底3，在第一导电类型衬底3上设置第二导电类型体区4，在第二导电类型体区4上设置第一导电类型发射极5，在第一导电类型发射极5上开设有沟槽，沟槽向下第一导电类型发射极5与第二导电类型体区4并最终进入第一导电类型衬底3内，在沟槽的下段内设置屏蔽栅氧化层8，在屏蔽栅氧化层8内设置屏蔽栅多晶硅10，在屏蔽栅多晶硅10上设置屏蔽栅盖板11，在沟槽的上段内设置栅极氧化层12，在栅极氧化层12内设置栅极导电多
晶硅9，在第一导电类型发射极5、栅极导电多晶硅9与栅极氧化层12上设置绝缘介质层6，在绝缘介质层6上设置发射极金属7，发射极金属7通过通孔与第二导电类型体区4以及第一导电类型发射极5欧姆接触。
[0020]
所述沟槽的宽度为0.2um-2um，屏蔽栅盖板11的下表面至沟槽的底面之间的距离为1um-2um。
[0021]
所述栅极导电多晶硅9的宽度大于屏蔽栅多晶硅10的宽度，使得栅极氧化层12的厚度小于屏蔽栅氧化层8的厚度。
[0022]
对于n型器件，第一导电类型为n型导电，第二导电类型为p型导电；对于p型器件，第一导电类型为p型导电，第二导电类型为n型导电。
[0023]
上述带有屏蔽栅结构的igbt器件的制造方法包括以下步骤：步骤一、提供第一导电类型衬底3，在第一导电类型衬底3的正面进行沟槽光刻和刻蚀以及屏蔽栅氧化层8淀积，如图1所示；步骤二、进行沟槽场的屏蔽栅多晶硅10填充与刻蚀以及屏蔽栅盖板11的淀积与刻蚀，如图2所示；步骤三、进行栅极氧化层12生长、栅极导电多晶硅9的淀积光照以及刻蚀，如图3所示；步骤四、进行第二导电类型杂质离子的注入和推进，从而形成第二导电类型体区4，如图4所示；步骤五、通过光刻胶阻挡进行第一导电类型杂质离子的注入和推进，从而形成第一导电类型发射极5，如图5所示；步骤六、进行绝缘介质层6的淀积和回流、接触孔的光照和刻蚀以及发射极金属7的淀积，如图6所示；步骤七、在第一导电类型衬底3的背面进行第一导电类型杂质离子的注入与推进，形成第一导电类型缓冲层2，在第一导电类型缓冲层2的背面注入第二导电类型杂质，形成第二导电类型集电极1，如图7所示。
[0024]
在实施例1中，第一导电类型为n型导电，第二导电类型为p型导电，其中，第二导电类型集电极1为p
+
型，第一导电类型缓冲层2为n
+
型，第一导电类型衬底3为n-型，第二导电类型体区4为p
+
型，第一导电类型发射极5为n
+
型。
[0025]
本发明由于在栅极导电多晶硅9的下方还间隔地设置有屏蔽栅多晶硅10，使得在沟槽栅（由栅极导电多晶硅9、屏蔽栅盖板11与栅极氧化层12构成所述的沟槽栅）的底部还有sgt结构（由屏蔽栅氧化层8与屏蔽栅多晶硅10构成所述的sgt结构），这样就可实现更快开关速度和更低的开关损耗，降低igbt的阈值、导通电阻和密勒电容，提高开关速度，同时还可以增强短路能力。