成核层结构、半导体器件及成核层结构的制造方法与流程

1.本技术涉及半导体技术领域，具体而言，涉及一种成核层结构、半导体器件及成核层结构的制造方法。


背景技术：

2.半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件，例如，高电子迁移率晶体管(high electron mobility transistor，hemt)，因此氮化镓基电子器件具有很好的应用前景。
3.hemt器件在高频和大功率应用方面表现的非常出色，但是衬底与外延层之间存在较大的热失配及晶格失配等问题，导致在外延层生长过程中产生巨大的应力。在一些现有技术中，通过在衬底层和gan外延层之间生长高温aln成核层来缓解晶格失配。但是连续生长的aln成核层中也存在较大的应力，导致在gan外延生长过程中残存应力使得外延层发生形变，均匀性下降，从而对器件的可靠性造成负面影响。而且高温aln成核层的生长过程中，三甲基铝(trimethylaluminium，tmal)和氨气(nh3)的预反应也会加剧，从而恶化aln自身的质量。另外异质外延过程中或多或少都会引入杂质，如o原子和非故意掺杂的杂质以及n空位等是背景载流子的主要来源,这些从aln层中引入的杂质或者缺陷会形成各种能级，当hemt器件处于工作状态下时，这些能级便会俘获器件沟道中的二维电子气，导致器件的电流和输出功率等性能的衰退，严重恶化器件的电学性能。


技术实现要素：

4.为了克服现有技术中的上述不足，本技术的目的之一在于提供一种成核层结构，所述成核层结构包括：
5.在衬底层上形成至少两个第一成核层和至少两个第二成核层；所述第一成核层和第二成核层交替间隔设置，所述衬底层和所述第一成核层接触；
6.所述第二成核层掺杂金属杂质，所述金属杂质包括可以形成正离子的金属。
7.在一种可能的实现方式中，所述第二成核层中掺杂的金属为铁或镁。
8.在一种可能的实现方式中，所述第二成核层中掺杂的金属杂质浓度数量级为每立方厘米1e14个，且远离所述衬底层一侧最远的末第二成核层中掺杂的金属杂质浓度，低于靠近所述衬底层最近的首第二成核层中掺杂的金属杂质浓度。
9.在一种可能的实现方式中，所述第一成核层的数量和所述第二成核层的数量相等，且所述第二成核层的厚度大于所述第一成核层的厚度。
10.在一种可能的实现方式中，所述成核层结构的总厚度为70到110纳米。
11.在一种可能的实现方式中，所述至少两个第二成核层之间的厚度差值小于等于10nm。
12.在一种可能的实现方式中，所述至少两个第一成核层之间的厚度差值小于等于
10nm。
13.本技术的另一目的在于提供一种半导体器件，所述半导体器件包括：
14.衬底层；
15.形成于所述衬底层的本技术提供所述成核层结构；
16.形成于所述成核层结构的缓冲层；
17.形成于所述缓冲层的沟道层；
18.形成于所述沟道层的势垒层；
19.形成于所述势垒层的电极。
20.本技术的另一目的在于提供一种成核层结构的制造方法，所述方法包括：
21.在一衬底层上，通过间歇性地向三甲基铝供氨气的方式依次层叠形成多个成核层，在供氨气时由三甲基铝和氨气形成第一成核层，在不供氨气时向三甲基铝掺杂金属杂质形成第二成核层；
22.其中，首个所述第一成核层形成于所述衬底层上，所述第二成核层中掺杂的金属为可以形成正离子的金属。
23.在一种可能的实现方式中，所述在不供氨气时向三甲基铝掺杂金属杂质的步骤，包括：
24.在不供氨气时向三甲基铝掺杂包含铁元素或镁元素的金属杂质。
25.相对于现有技术而言，本技术具有以下有益效果：
26.本技术实施例提供了一种成核层结构、半导体器件及成核层结构的制造方法，在生长成核层时，通过间歇性供氨气形成多层结构，并且在不供氨气时掺杂金属杂质。如此，可以使成核层结构中具有金属正离子，从而在可以提高成核层晶体质量的同时，又可以减少成核层结构中深能级空穴对二维电子气的影响。
附图说明
27.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
28.图1为本技术实施例提供的成核层结构的示意图；
29.图2为本技术实施例提供的半导体器件结构示意图；
30.图3为本技术实施例提供的成核层结构的生长示意图之一；
31.图4为本技术实施例提供的成核层结构的生长示意图之二；
32.图5为本技术实施例提供的首第二成核层和末第二成核层的示意图；
33.图6为本技术实施例提供的第一成核层和第二成核层厚度示意图；
34.图7为本技术实施例提供的成核层结构的制造方法的流程示意图。
35.图标：10-衬底层；20-成核层结构；21-第一成核层；22-第二成核层；30-缓冲层；40-沟道层；50-势垒层。
具体实施方式
36.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
37.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
38.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
39.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
40.在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
41.为了形成高质量的半导体外延结构，需要提高成核层中的晶体质量。在一些现有方案中，主要采用高温形成aln的成核方法，将成核层的生长温度控制在1000℃左右，能够提高al原子的表面迁移力，提高aln成核岛密度，为后续缓冲层生长过程中的3d合并过程奠定良好的基础，从而提高晶体质量。
42.但是高温环境会加剧tmal与nh3的预反应，从而恶化aln的质量，进而会影响到后续缓冲层的生长。另一方面，aln成核层中还存在很多缺陷，如o原子和非故意掺杂的杂质以及n空位等形成了各种能级。当半导体器件工作时，这些深能级的空穴会俘获沟道层中的二维电子气，影响器件的输出功率，导致器件性能的下降。
43.有鉴于此，本实施例提供了一种成核层结构、半导体器件及成核层结构的制造方法，通过在成核层生长过程中间歇性氨气，并在不供氨气的情况下掺杂金属杂质，从而在提高成核层晶体质量的同时，又可以减少成核层中深能级空穴对二维电子气的影响。下面对本实施例提供的方案进行详细阐述。
44.请参照图1，图1为本实施例提供的一种成核层结构的示意图，该成核层结构可以形成于一衬底层10，所述衬底层10可以包括氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合，或任何其他能够生长iii族氮化物的材料。
45.所述成核层结构20可以包括基于iii-v族化合物的半导体材料，所述成核层结构
包括至少两个第一成核层21和至少两个第二成核层22。所述第一成核层21和第二成核层22交替间隔设置，首个所述第一成核层21形成于所述衬底层10，与所述衬底层10接触。所述第二成核层22中掺杂有金属杂质，该金属杂质包括可以形成正离子的金属。例如，所述第一成核层21可以为氮化铝aln，所述第二成核层22可以为掺杂了金属的aln。
46.在本实施例中，请参照图2，在本实施例提供的所述成核层结构20的基础上，后续可以依次形成缓冲层30、沟道层40及势垒层50等结构。本实施例提供的所述成核层结构20可以减少所述衬底层10和所述缓冲层30之间的因晶格失配和热膨胀系数失配产生的应力。
47.在本实施例中，生长所述成核层结构20时，可以多次间歇性地向tmal供nh3，并且在不供nh3时向tmal掺杂金属杂质。
48.例如，请参照图3，可以先在所述衬底层10的基础上向tmal供nh3，由tmal和nh3在高温下反应迅速形成的aln作为第一成核层21。然后在不供nh3的情况下，在tmal中掺杂金属杂质时形成的第二成核层22。在请参照图4，之后可以继续通过间歇性供nh3及掺杂金属杂质的方式，形成交替间隔的后续的第一成核层21和第二成核层22。
49.对于直接生成于所述衬底层10的第一成核层21，其提供了与所述衬底层10晶体取向相同的成核中心，避免了所述缓冲层30和所述衬底层10的直接接触，从而避免了所述缓冲层30和所述衬底层10之间晶格失配产生的失配应力以及热膨胀系数失配产生的应力。如此，可以提高晶体的整体质量，提高了整个半导体器件的结构稳定性。
50.对于没有直接生成于所述衬底层10的第一成核层21(即，该生成于第二成核层22上的第一成核层21)，其主要是因为利用了循环(loop)式的生长进一步地释放一些残余应力。因为间歇性供nh3，减少了高温环境下tmal和nh3的预反应，从而增强aln成核岛的合并模式和2d生长模式，获得表面形貌和晶体质量更佳的aln层，为后续在aln层上生长gan起到了至关重要的作用。
51.各个所述第二成核层22是在不供nh3的情况下在tmal中掺杂金属杂质形成。
52.由于不供nh3，al原子的强黏附性、弱移动性会使aln的横向生长较慢，形成高密度的3d岛。进而导致衬底下方的杂质原子(比如氧原子)向上扩散形成浅施主，就会在aln成核层结构20和缓冲层30之间形成一个掩埋电荷层，形成漏电通路，当半导体器件工作时就会俘获沟道层40中的二维电子气，影响器件的输出功率，导致器件性能的下降。
53.因此，在本实施例中，在生长所述第二成核层22时，向tmal中掺杂金属杂质，金属杂质中的金属元素可以形成正价的金属离子。由于相较于深能级空穴(如，氮空穴)，正价金属离子的能级相对较浅，释放电子的速度也比较快，从而可以减少被深能级空穴(如，氮空穴)俘获的电子，起到复合中心的作用，减少载流子的寿命，使得背景载流子迁移率减少。
54.基于上述设计，本实施例提供的成核层结构20，通过歇性供nh3并且在不供氨气时掺杂金属杂质，形成交替间隔的第一成核层21和第二成核层22，由于第二成核层22中具有金属正离子，可以较少成核层结构20中深能级空穴对二维电子气的影响。
55.可选地，在一些可能的实现方式中，所述第二成核层22中掺杂的金属为铁或镁。例如，在生长所述第二成核层22时，可以在不供nh3的情况下向tmal中掺杂二茂铁或二茂镁，从而使所述第二成核层22中具有金属杂质铁或镁。
56.可选地，在一些可能的实现方式中，所述第二成核层22中掺杂的金属杂质浓度数量级为每立方厘米1e14个。通过分层间隔地进行较高浓度的金属元素掺杂，可以减少掺杂
的金属元素的记忆效应对器件电学性能的影响。
57.可选地，在一些可能的实现方式中，远离所述衬底层10一侧最远的末第二成核层中掺杂的金属杂质浓度，低于靠近所述衬底层10最近的首第二成核层中掺杂的金属杂质浓度。例如，请参照图5，在至少两个所述第二成核层中，第二成核层22a为最靠近所述衬底层10的首第二成核层，第二成核层22x为最远离所述衬底层10的末第二成核层，第二成核层22a中掺杂的金属杂质的浓度大于第二成核层22x中掺杂的金属杂质的浓度。
58.可选地，在一些可能的实现方式中，所述第一成核层21的数量和所述第二成核层22的数量相等，并且所述第二成核层22的厚度大于所述第一成核层21的厚度。例如，请参照图6，所述第一成核层21的厚度为d1，所述第二成核层22的厚度为d2，且d2》d1。
59.如此，对于第二成核层22，厚度上的增加可以使得形成与该第二成核层22上的异质结中的霍尔迁移率增加，背景载流子浓度降低，为后续实现电阻率较高的缓冲层30(gan层)提供一定的正向帮助。
60.可选地，在本实施例中，整个所述成核层结构20的总厚度为70到110纳米，示例性地，可以是70nm、80nm、90nm、100nm、110nm。例如，所述成核层结构20可以包括两个第一成核层21和两个第二成核层22，整个所述成核层结构20的总厚度可以为80nm左右，第一成核层21的厚度可以为15nm左右，第二成核层22的厚度可以为25nm左右；例如，整个所述成核层结构20的总厚度可以为100nm左右，第二成核层22的厚度可以为30nm左右。
61.各个所述第一成核层21之间的厚度可以是大致相等，差值不能太大，例如，各所述第一成核层21之间的厚度差值小于等于10nm。各个所述第二成核层22之间的厚度也可以是大致相等的，差值不能太大，例如，各所述第二成核层22之间的厚度差值小于等于10nm。
62.本实施例还提供一种半导体器件，所述半导体器件包括衬底层10、成核层结构20、缓冲层30、沟道层40及势垒层50，其中，所述成核层结构20为本实施例前述提供的成核层结构20，在此不再赘述。
63.所述缓冲层30形成于所述成核层结构20上，所述缓冲层30的作用主要包括粘合接下来需要生长的半导体材料层，并保护衬底层材料不被一些金属离子侵入。同时可以将降低漏电流和起到夹断效果。在本实施例中，所述缓冲层30的材料可以是algan、gan或algainn等iii族氮化物材料。在本实施例中，后续以该缓冲层30为gan材料为例。
64.所述沟道层40形成于所述缓冲层30远离是成核层结构20的一侧，所述沟道层40的材料可以是氮化物，包括gan、aln、inaln、algan、inalgan或其它半导体材料中的至少一种材料。所述沟道层40的主要作用是提供二维电子气的通道，通过在沟道层40中设置浓度合理的氧原子，降低氧原子电离产生的杂质对二维电子气的散射作用，保证二维电子气的迁移率，保证半导体器件性能稳定。在本实施例中，以所述沟道层40为gan材料为例。
65.所述势垒层50形成于所述沟道层40上，所述势垒层50的制备材料可以包括氮化物，例如，包括aln、inaln、algan、inalgan或其它半导体材料中的至少一种材料，所述势垒层50的主要作用是在所述势垒层50和所述沟道层40之间形成二维电子气。在本实施例中，以所述势垒层50为algan材料为例。
66.请参照图7，本实施例还提供一种成核层结构的制造方法，所述方法包括以下步骤。
67.步骤s110，在一衬底层上，通过间歇性地向三甲基铝供氨气的方式依次层叠形成
多个成核层，在供氨气时由三甲基铝和氨气形成第一成核层，在不供氨气时向三甲基铝掺杂金属杂质形成第二成核层。
68.在本实施例中，通过上述方法形成的成核层结构可以参见图1所示结构，在此不再赘述。
69.可选地，在一些可能的实现方式中，所述第二成核层22中掺杂的金属杂质可以为包含铁元素(fe)或镁元素(mg)的化合物。例如，所述金属杂质可以是二茂镁(cp2fe)或者二茂镁(cp2mg)。
70.综上所述，本技术实施例提供了一种成核层结构、半导体器件及成核层结构的制造方法，在生长成核层时，通过间歇性供氨气形成多层结构，并且在不供氨气时掺杂金属杂质。如此，在可以使成核层结构中具有金属正离子，从而减少成核层结构中深能级空穴对二维电子气的影响。
71.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
72.以上所述，仅为本技术的各种实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应所述以权利要求的保护范围为准。