封装结构的制作方法

1.本技术涉及一种封装结构，具体而言，涉及一种具有缓冲壁的封装结构。


背景技术：

2.现有技术中的车头灯内部的封装结构是以白胶进行封装。然而，在封装过程中，由于封装结构的尺寸较小，因此白胶厚度较薄而支撑力不足。在打件过程中，当通过吸嘴移动封装结构并将其固定在电路板上时，白胶无法承受打件时吸嘴的压力而容易造成白胶破损而外露蓝光。
3.故，如何通过结构设计的改良，来提升封装结构的结构强度，进一步增强白胶的支撑性，来克服上述的缺陷，已成为该项领域所欲解决的重要课题之一。


技术实现要素：

4.本技术所要解决的技术问题在于，针对现有技术的不足提供一种封装结构，包括载体、光电组件、缓冲壁以及封装胶体。光电组件设置载体上。缓冲壁设置在载体上，且缓冲壁围绕光电组件。封装胶体包覆缓冲壁以及光电组件。光电组件的顶部外露于封装胶体。封装胶体的顶部表面与缓冲壁的顶部之间具有一高度差，高度差不大于封装胶体的高度的二分之一。
5.根据实施例，至少一光电组件包括一发光二极管芯片以及贴附于发光二极管芯片上的一荧光粉片。
6.根据实施例，缓冲壁包括四个互不相连的l型的缓冲部，四个l型的缓冲部组合成开放式的环型结构。
7.根据实施例，缓冲壁为封闭式的环型结构。
8.根据实施例，载体包括一基板与一第一金属垫，第一金属垫设置在基板上，至少一光电组件设置在第一金属垫上，其中，分别位在最两侧的两个第一金属垫各具有一条状沟槽，条状沟槽对齐至少一光电组件的其中一侧边，且条状沟槽将第一金属垫分隔出一第一容置部与一第二容置部，至少一光电组件设置在第一容置部。
9.根据实施例，封装结构进一步包括：至少一齐纳二极管芯片，至少一齐纳二极管芯片以一固晶胶固定于第二容置部上。
10.根据实施例，相邻的两个第一金属垫之间具有一第一间距，缓冲壁与相邻的第一金属垫之间具有一第二间距，缓冲壁的外侧边缘与载体的边缘具有一第三间距第三间距最小皆为0.05毫米。
11.根据实施例，缓冲壁是以金属材料进行电铸后再堆叠成多层结构，且缓冲壁是呈上窄下宽的梯形。
12.根据实施例，述缓冲壁的高度宽度比为小于或等于1.5。为了解决上述的技术问题，本技术所采用的其中另一技术方案是，提供一种封装结构，包括载体、光电组件、缓冲壁、第一封装胶体以及第二封装胶体。光电组件设置在载体上。缓冲壁设置在载体上，缓冲
壁围绕光电组件。缓冲壁与载体之间形成容置空间，光电组件位于容置空间。第一封装胶体填充于容置空间。第二封装胶体形成于缓冲壁外围。缓冲壁为多层堆叠结构。
13.根据实施例，至少一光电组件包括一发光二极管芯片以及贴附于发光二极管芯片上的一荧光粉片。
14.根据实施例，载体包括一基板与多个第一金属垫，基板具有位于相反侧的一第一板面与一第二板面，多个第一金属垫设置在第一板面上，其中，各个第一金属垫具有至少一个l型沟槽，l形沟槽对齐至少一光电组件的四个角位。
15.根据实施例，相邻的两个第一金属垫之间具有一第一间距，缓冲壁与相邻的第一金属垫之间具有一第二间距，缓冲壁的外侧边缘与载体的边缘具有一第三间距，第一间距、第二间距以及第三间距最小皆为0.05毫米。
16.根据实施例，其特征在于，缓冲壁是以金属材料进行电铸后再堆叠成多层结构，且缓冲壁是呈上窄下宽的梯形。
17.根据实施例，其特征在于，缓冲壁的高度宽度比为小于或等于1.5。
18.根据实施例，封装结构进一步包括：多个第二金属垫，多个第二金属垫设置在第二板面上，且第二金属垫的厚度大于第一金属垫的厚度。
19.根据实施例，缓冲壁与第二金属垫的高度比介于3～4的范围。本技术的其中一有益效果在于，本技术所提供的封装结构，其能通过“设置在载体上的缓冲壁”的技术方案，以提升封装结构的结构强度，并且增强封装胶体的支撑性，进而提升光效。
20.为使能更进一步了解本技术的特征及技术内容，请参阅以下有关本技术的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本技术加以限制。
附图说明
21.图1为本技术第一实施例的封装结构的立体示意图。
22.图2为图1的ii
‑
ii剖面的剖面示意图。
23.图3为本技术第一实施例的封装结构的的立体分解示意图。
24.图4为本技术第一实施例的封装结构的缓冲壁的一种实施型态的俯视示意图。
25.图5为图4的缓冲壁结构围绕光电组件与齐纳二极管的俯视示意图。
26.图6为本技术第一实施例的封装结构的缓冲壁的另一种实施型态的俯视示意图。
27.图7为图6的缓冲壁结构围绕光电组件与齐纳二极管的俯视示意图。
28.图8为本技术第一实施例的封装结构的仰视示意图。
29.图9为本技术第二实施例的封装结构的立体示意图。
30.图10为图9的ix
‑
ix剖面的剖面示意图。
31.图11为本技术第二实施例的封装结构的的立体分解示意图。
32.图12为本技术第二实施例的封装结构的缓冲壁的俯视示意图。
33.图13为图11的缓冲壁围绕光电组件与齐纳二极管的俯视示意图。
34.图14为本技术第二实施例的封装结构的仰视示意图。
具体实施方式
35.以下是通过特定的具体实施例来说明本技术所公开有关“封装结构”的实施方式，
本领域技术人员可由本说明书所公开的内容了解本技术的优点与效果。本技术可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本技术的构思下进行各种修改与变更。另外，本技术的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本技术的相关技术内容，但所公开的内容并非用以限制本技术的保护范围。
36.应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件，但这些元件不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
37.第一实施例
38.首先，参阅图1、图2及图3所示，本技术第一实施例提供一种封装结构z，其包括：载体c、光电组件3、缓冲壁4以及封装胶体5。光电组件3设置在载体c上。缓冲壁4设置在载体c上并围绕光电组件3。
39.具体来说，载体c包括基板1与第一金属垫2，基板1的材质可例如为陶瓷材料，但本技术不以此为限。多个第一金属垫2设置在基板1上。光电组件3设置在第一金属垫2上。在本实施例中，光电组件3的数量为两个(双芯片)，但本技术不限于此，光电组件3的数量实际上可为一个或多个。缓冲壁4则是设置在基板1上。
40.继续参阅图1及图2所示。封装胶体5包覆缓冲壁4以及电组件3。光电组件3的顶部是外露于封装胶体5。光电组件3包括发光二极管芯片31以及贴附于发光二极管芯片31上的荧光粉片32。在本实施例中，发光二极管芯片31可发出第一色光，蓝光通过荧光粉片32混和形成预定色光(第二色光)。
41.参阅图3及图4所示，需说明的是，缓冲壁4可具有两种不同的实施型态。缓冲壁4包括四个互不相连的缓冲部40，这四个缓冲部40皆呈l型形状。四个l型的缓冲部40分别位于基板1上的四个角落，l型的形状恰好对应基板1的四个垂直角位，进一步组合成开放式的环型结构。光电组件3产生的混和形成预定色光(第二色光)能够经由缓冲部40集中发光区域，提升封装结构z的光效。
42.接着，参阅图6及图7所示，缓冲壁4的另一种实施型态是封闭式的环型结构。相较于开放式环型结构中的多个缓冲部40互不相连因此在相邻的两个缓冲部40之间会形成开口，在封闭式环型结构中缓冲壁4并没有切割为多个区段，而是首尾相连的环型结构。光电组件3发出的混和形成预定色光(第二色光)能够经由缓冲部40集中发光区域，提升封装结构z的光效。
43.参阅图5及图7所示，由于光电组件3是设置在第一金属垫2上，因此第一金属垫2的数量实际上视光电组件3的数量而配置。具体来说，一个光电组件3会跨设在两个第一金属垫2上。在本实施例中，光电组件3的数量为两个，因而第一金属垫2的数量为三个，且两个位在最两侧的第一金属垫2各具有条状沟槽20。当光电组件3设置第一金属垫2时，条状沟槽20会对齐光电组件3的其中一侧边。更确切来说，左边的光电组件3跨设在左侧及中间的第一金属垫2上时，左侧的第一金属垫2的条状沟槽20会对齐左边的光电组件3的侧边；右边的光电组件3跨设在右侧及中间的第一金属垫2上时，右侧的第一金属垫2的条状沟槽20会对齐右边的光电组件3的侧边。
44.更进一步来说，条状沟槽20将最两侧的两个第一金属垫2各分隔出第一容置部21与第二容置部22，而光电组件3是设置在第一容置部21。此外，封装结构z进一步包括齐纳二极管芯片6，齐纳二极管是一种具有稳定电压功能的电子技术组件。在本实施例中，两个齐纳二极管芯片6以固晶胶7(例如是银胶)分别固定于最两侧的两个第一金属垫2的第二容置部22上。条状沟槽20为一字沟结构，其作用有二：其一是定位光电组件3，因而条状沟槽20会对齐光电组件3的侧边；其二是光电组件3与齐纳二极管芯片6之间以条状沟槽20区隔，能够避免用于固定齐纳二极管芯片6的固晶胶7的用量过多而溢流出去接触到光电组件3，进而影响制程。
45.再次参阅图2所示，缓冲壁4是利用多次曝光显影制程将金属材料通过电铸后再堆叠成多层结构，换言之，缓冲壁4实际上为一多层堆叠的金属框结构，包括下层的金属层41与上层的多个金属层42。多层金属层42结构的层数可为至少二层以上，但本技术对具体层数不加以限制。
46.另外需说明的是，缓冲壁4实际上是呈上窄下宽的梯形或近似梯形的形状，最下层的金属层41与上层的多个金属层42的宽度差距w最小为0.05毫米，且缓冲壁4的高度宽度比为小于或等于1.5。根据实施例，将多个上下层的金属层41、42通过电铸后再堆叠成多层结构时，若上下层的金属层41、42的宽度一样，容易产生曝光对位偏差，产生多层错位的问题。因此，通过宽度差距w的设计，使得上层的多个金属层42的宽度小于下层的金属层41的宽度，即容许上下层的金属层41、42具有一公差存在，避免曝光对位偏差而导致最后形成的缓冲壁4的结构具有多层错位的问题。
47.封装胶体5的顶部表面与缓冲壁4的顶部之间具有一高度差h1，高度差h1不大于封装胶体5的高度h2的二分之一。可选地，在本实施例中，封装胶体5的顶部表面与缓冲壁4的顶部之间的高度差h1约为封装胶体5的高度h2的三分之一。封装胶体5与缓冲壁4的高度差h1的设计可以增加缓冲效果，强化封装胶体5的支撑性，防止在打件过程中封装胶体5被吸嘴压坏，造成封装胶体5破裂。
48.相邻的两个第一金属垫2之间具有第一间距d1，而第一间距d1最小为0.05毫米。缓冲壁4与相邻的第一金属垫2之间具有第二间距d2，而第二间距d2最小为0.05毫米。缓冲壁4的外侧边缘与载体c的边缘具有第三间距d3，而第三间距最小为0.05毫米。需说明的是，由图2所示，由于载体c包括基板1与第一金属垫2，因此，第三间距d3实际上是指缓冲壁4的外侧边缘与基板1的边缘之间的距离，所述距离最小为0.05毫米。间距(d1～d3)的设计其作用在于避免电铸金属框(即缓冲壁4)的过程中产生渗镀现象，而与进行导电的第一金属垫产生电性连接而造成金属框带电。
49.参阅图1、图2及图8所示，封装结构z进一步包括第二金属垫8。第二金属垫8设置在载体c上，且第二金属垫8与第一金属垫2分别位于载体c的相反两侧。具体来说，第二金属垫8与第一金属垫2通过在基板1穿孔并且填充金属材料(图未示出)以进行电性连接。在打件过程中，封装结构z通过第二金属垫8焊接在电路板。第二金属垫8包括导电部81与散热部82。散热部82的面积大于导电部81的面积，导电部81与第一金属垫2通过填孔于基板1中的金属材料进行电性连接。第二金属垫8与缓冲壁4一样，是以金属材料进行电铸后再堆叠成多层结构。在本实施例中，第二金属垫8是二层堆叠结构。此外，缓冲壁4与第二金属垫8的高度比是介于3～4的范围，可避免因为电镀的层数差异过大所造成的热膨胀系数
(coefficient of thermal expansion,cte)差异使得夹置在中间的基板1产生暗裂(假设基板1为陶瓷材料构成)。
50.在本实施例中，导电部81的数量为三个，其与散热部82并排设置在基板1的同一面。由于散热部82的面积大于导电部81的面积。因此，当封装结构z通过导电部81与第一金属垫2进行通电(流)导通时，可利用散热部82的大面积增加散热区域，降低结构整体的热阻。另外，在本实施例中，最两侧的两个第一金属垫2为阳极，中间的第一金属垫2则为阴极。而第二金属垫8中位于两侧的导电部81为阴极，夹在中间的导电部81则为阳极。
51.第二实施例
52.参阅图9、图10及图11所示，本技术第二实施例提供一种封装结构z’，其包括：载体c’、光电组件3’、缓冲壁4’、第一封装胶体51’以及第二封装胶体52’。光电组件3’设置在载体c’上。缓冲壁4’设置在载体c’上，缓冲壁4’围绕光电组件3’，缓冲壁4’与载体c’之間形成一容置空间10’，光电组件3’位于容置空间10’。
53.具体来说，载体c’包括基板1’与第一金属垫2’。基板1’的材质可例如为陶瓷材料，但本技术不以此为限。基板1’具有位于相反侧的第一板面11’与第二板面12’。多个第一金属垫2’设置在第一板面11’上，且光电组件3’设置在第一金属垫2’上。在本实施例中，光电组件3’的数量为一个(单芯片)，但本技术不限于此，光电组件3’的数量实际上可为一个或多个。
54.更详而言之，缓冲壁4’是设置在基板1’上并且与基板1’形成容置空间10’，而多个第一金属垫2’与光电组件3’皆位于容置空间10’。第一封装胶体51’填充于容置空间10’，光电组件3’的顶部是外露于第一封装胶体51’。需说明的是，在本技术中，第一封装胶体51’与缓冲壁4’等高，即第一封装胶体51’的顶部与缓冲壁4’的顶部切齐。然而，本技术不以为限，第一封装胶体51’实际上也可以完全覆盖缓冲壁4’。
55.光电组件3’包括发光二极管芯片31’以及贴附于发光二极管芯片31’上的荧光粉片32’。在本实施例中，发光二极管芯片31’可发出第一色光，蓝光通过荧光粉片32’混和形成预定色光(第二色光)。缓冲壁4’的设计能够强化第一封装胶体51’的支撑性，具有缓冲效果，改善打件过程中吸嘴容易压坏第一封装胶体51’导致破裂而外漏蓝光的问题。此外，光电组件3’产生的预定色光(第二色光)能够经由缓冲壁4’集中发光区域，进而提升光效。
56.第二封装胶体52’形成于缓冲壁4’外围，其是以塑料通过塑料射出的方式形成。而第一封装胶体51’则是以含有环氧树脂的白胶通过点胶方式制成。换言之，第一封装胶体51’与第二封装胶体52’在材料及制造方式上皆不同。
57.参阅图12及图13所示，由于光电组件3’是设置在第一金属垫2’上，因此第一金属垫2’的数量实际上视光电组件3’的数量而配置。在本实施例中，是以一个光电组件3’跨设在两个第一金属垫2’上。各个第一金属垫2’具有两个l型沟槽20’，因此两个第一金属垫2’具有四个l型沟槽20’。如图12所示，四个l型沟槽20’是彼此对称设置而标示出一置晶区域。如图13所示，当光电组件3’跨设在两个第一金属垫2’上时，l形沟槽20’对齐光电组件3’的四个角位。换言之，l型沟槽20’是用以定位光电组件3’。
58.继续参阅图12所示，左侧的第一金属垫2’具有第一辨识部21’，更确切来说，第一辨识部21’是设置在第一金属垫2’相邻于缓冲壁4’的一边的两端，第一辨识部21’的形状是与缓冲壁4’相对应。第一辨识部21’用来辨识极性，具有第一辨识部21’的第一金属垫2’为
阴极，另一没有第一辨识部21’的第一金属垫2’则为阳极。
59.继续参阅图13所示，封装结构z’进一步包括齐纳二极管芯片6’，齐纳二极管芯片6’以固晶胶7’(例如是银胶)固定于阳极的第一金属垫2’上，并通过打线连接至阴极的第一金属垫2’。
60.继续参阅图10所示，相邻的两个第一金属垫2’之间具有第一间距d1，而第一间距d1最小为0.05毫米。缓冲壁4’与相邻的第一金属垫2’之间具有第二间距d2，而第二间距d2最小为0.05毫米。缓冲壁4’的外侧边缘与载体c’的边缘具有第三间距d3，而第三间距d3最小为0.05毫米。需说明的是，由图10所示，由于载体c’包括基板1’与第一金属垫2’，因此，第三间距d3实际上是指缓冲壁4的外侧边缘与基板1’的边缘之间的距离，所述距离最小为0.05毫米。本实施例的间距(d1～d3)设计其目的与第一实施例相同，在此不再赘述。
61.此外，与第一实施例一样，本实施例中的缓冲壁4’是利用多次曝光显影制程将金属材料通过电铸后再堆叠成上窄下宽的梯形或近似梯形形状的多层堆叠结构。换言之，缓冲壁4’实际上为一多层堆叠的金属框结构，包括多个金属层41’,42’。最下层的金属层41’与上层的金属层42’的宽度差距w最小为0.05毫米，且缓冲壁4’的高度宽度比为小于或等于1.5。同样地，本实施例中缓冲壁4’的结构设计目的与第一实施例相同，在此不再赘述。
62.参阅图10与图14所示，封装结构z’进一步包括多个第二金属垫8’。第二金属垫8’设置在载体c’上，且第二金属垫8’与第一金属垫2’分别位于载体c’的相反两侧。具体来说，多个第二金属垫8’设置在基板1’的第二板面12’上，且第二金属垫8’与第一金属垫2’通过在基板1’穿孔并且填充金属材料(图未示出)以进行电性连接。在打件过程中，封装结构z’通过第二金属垫8’焊接在电路板。
63.在本实施例中，第二金属垫8’的厚度大于第一金属垫2’的厚度。第二金属垫8’包括导电部81’与散热部82’，散热部82’的面积大于导电部81’的面积。导电部81’的数量为二个，且其中一导电部81’具有第二辨识部813’。第二辨识部813’与第一辨识部21’一样为了辨识极性。具有第一辨识部21’的导电部81’为阴极，不具有第一辨识部21’的导电部81’为阳极。因此，由另一方面来说，导电部81’包括阳极部811’与阴极部812’。散热部82’位于阳极部811’与阴极部812’之间。第二金属垫8’是以金属材料进行电铸后再多层堆叠而成。在本实施例中，第二金属垫8’是二层堆叠结构。此外，缓冲壁4’与第二金属垫8’的高度比是介于3～4的范围，避免因为电镀的层数差异过大所造成的热膨胀系数(coefficient of thermal expansion,cte)差异使得夹置在中间的基板1’产生暗裂(假设基板1为陶瓷材料构成)。
64.另外，在本实施例中，第二金属垫8’同样具有热电分离的结构设计，亦即利用导电部81’进行通电，并利用散热部82’的大面积增加散热区域，降低结构整体的热阻，其功效与第一实施例相同，在此不再加以赘述。
65.实施例的有益效果
66.本技术的其中一有益效果在于，本技术所提供的封装结构z,z’，其能通过“围绕载体c,c’的缓冲壁4’,4”的技术方案，以提升封装结构的结构强度，并且增强封装胶体的支撑性。
67.更进一步来说，分别对本技术的封装结构z,z’与现有技术中的封装结构分别进行推刀测试，比较封装胶体在有无缓冲壁结构下的所能承受的最大推力。由实际测试发现，现
有技术中没有设置缓冲壁结构的封装结构，其封装胶体所能承受的最大推力为586.6克(g)；而本技术中具有缓冲壁结构的封装结构z,z’，其封装胶体所能承受的最大推力则为997.1克(g)，甚至在缓冲壁所围绕的区域内的封装胶体所能承受的最大推力可达到2106.6克(g)。换言之，本技术的封装结构的缓冲壁设计，与现有技术中的封装结构相比，能够大大增强封装胶体的支撑性，减少因吸嘴压力导致封装胶体破裂而外漏蓝光的情形发生。
68.以上所公开的内容仅为本技术的可选可行实施例，并非因此局限本技术的权利要求书的保护范围，所以凡是运用本技术说明书及附图内容所做的等效技术变化，均包含于本技术的权利要求书的保护范围内。