屏蔽型IGBT结构的制作方法

本实用新型涉及一种半导体器件，具体地说是一种屏蔽型igbt结构。

背景技术：

绝缘栅双极型晶体管（insulatedgatebipolartransistor，简称igbt）作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。为了提高非平衡载流子浓度，通常的做法是在p型体区下方设置一层高浓度n型杂质掺杂的积累层，这种做法增强了漂移区的电导调制效应，减小了正向压降，但是这种方法会明显增加器件的开关损耗，同时非平衡载流子浓度提高后，在igbt短路过程中，非平衡载流子会影响栅极电位，导致栅极电位出现剧烈震荡，影响了器件的可靠性。

现有的igbt结构如附图14所示，它包括集电极金属1，集电极金属1上依次设置有p型集电极区2、n型缓冲层3和n型外延层4，n型外延层4的上表面间隔设置有栅极沟槽，n型外延层4的上表面设有n型积累层5，在n型积累层5的上表面设有p型体区6，在p型体区6的上表面设有n型源区12，栅极沟槽从n型外延层4的上表面依次穿透n型源区12、p型体区6与n型积累层5，最后进入n型外延层4内。在外延层顶部与沟槽顶部设置有绝缘介质层13，在绝缘介质层13上方设置有发射极金属14，发射极金属14通过两个相邻沟槽之间的通孔与p型体区6、n型源区12欧姆接触。

传统igbt结构由于栅极沟槽深度较深，使得栅极电容较大，开关损耗增加，并且由于栅极沟槽与n型积累层5、n型外延层4的接触面积较大，导致栅极电位极容易受到载流子的影响，导致器件可靠性下降。

因此，亟需一种新的igbt元胞结构，以避免载流子存储层对igbt开关损耗及短路可靠性的不利影响。

技术实现要素：

本实用新型的目的是克服现有技术中存在的不足，提供一种能降低开关损耗且能提升短路过程可靠性的屏蔽型igbt结构。

按照本实用新型提供的技术方案，所述屏蔽型igbt结构，它包括集电极金属、p型集电极区、n型缓冲层、n型外延层、n型积累层、p型体区、第一类沟槽、第二类沟槽、第一类导电多晶硅、第二类导电多晶硅、栅氧层、n型源区、绝缘介质层与发射极金属；

在集电极金属的上表面设有p型集电极区，在p型集电极区的上表面设有n型缓冲层，在n型缓冲层的上表面设有n型外延层，在n型外延层的上表面设有n型积累层，在n型积累层的上表面设有p型体区，在p型体区的上表面设有n型源区，在n型源区的上表面设有绝缘介质层，在绝缘介质层的上表面设有发射极金属；

所述第一类沟槽与第二类沟槽呈间隔设置，第一类沟槽从n型源区的上表面依次穿透p型体区与n型积累层并最后进入n型外延层内，在第一类沟槽的侧面与底面设有栅氧层，栅氧层包裹所述第一类导电多晶硅；第二类沟槽从n型源区的上表面穿透p型体区与并最后进入n型积累层内，在第二类沟槽的侧面与底面设有栅氧层，栅氧层包裹所述第二类导电多晶硅；

所述发射极金属通过相邻两个沟槽之间的第一发射极金属连接柱与n型源区以及p型体区欧姆接触，发射极金属通过第二发射极金属连接柱与第一类导电多晶硅欧姆接触。

作为优选，相邻两个第二类沟槽之间至少设置有一个第一类沟槽。

作为优选，相邻两个第一类沟槽之间至少设置有一个第二类沟槽。

作为优选，所述第二类导电多晶硅接栅极电位。

作为优选，所述n型积累层的电阻率小于n型外延层，n型缓冲层的电阻率小于n型外延层。

与现有技术相比，本实用新型具有如下优点：

本实用新型的第二类沟槽深度很浅，因此，栅氧层与n型积累层的接触面积较小，因此本实用新型器件的栅极电容极小，开关损耗较小，同时栅极电位不容易受到载流子的影响，使得器件的可靠性得到大幅提升。

附图说明

图1为实施例1中步骤一提供的n型外延层的剖视结构示意图。

图2为实施例1中步骤二形成n型积累层的剖视结构示意图。

图3为实施例1中步骤三形成第一类沟槽与第二类沟槽的剖视结构示意图。

图4为实施例1中步骤四器件表面形成栅氧层的剖视结构示意图。

图5为实施例1中步骤五淀积导电多晶硅的剖视结构示意图。

图6为实施例1中步骤六形成形成第一类导电多晶硅和第二类导电多晶硅的剖视结构示意图。

图7为实施例1中步骤七形成p型体区与n型源区的剖视结构示意图。

图8为实施例1中步骤八淀积绝缘介质层的剖视结构示意图。

图9为实施例1中步骤九形成通孔的剖视结构示意图。

图10为实施例1中步骤十形成发射极金属的剖视结构示意图。

图11为实施例1中步骤十一形成p型集电极区与n型缓冲层的剖视结构示意图。

图12为实施例1的屏蔽型igbt结构成品图（即步骤十二形成集电极金属的剖视结构示意图）。

图13为实施例2的屏蔽型igbt结构成品图。

图14为现有的igbt结构示意图。

具体实施方式

下面结合具体实施例对本实用新型作进一步说明。

实施例1

一种屏蔽型igbt结构，它包括集电极金属1、p型集电极区2、n型缓冲层3、n型外延层4、n型积累层5、p型体区6、第一类沟槽7、第二类沟槽8、第一类导电多晶硅9、第二类导电多晶硅10、栅氧层11、n型源区12、绝缘介质层13与发射极金属14；

在集电极金属1的上表面设有p型集电极区2，在p型集电极区2的上表面设有n型缓冲层3，在n型缓冲层3的上表面设有n型外延层4，在n型外延层4的上表面设有n型积累层5，在n型积累层5的上表面设有p型体区6，在p型体区6的上表面设有n型源区12，在n型源区12的上表面设有绝缘介质层13，在绝缘介质层13的上表面设有发射极金属14；

所述第一类沟槽7与第二类沟槽8呈间隔设置，第一类沟槽7从n型源区12的上表面依次穿透p型体区6与n型积累层5并最后进入n型外延层4内，在第一类沟槽7的侧面与底面设有栅氧层11，栅氧层11包裹所述第一类导电多晶硅9；第二类沟槽8从n型源区12的上表面穿透p型体区6与并最后进入n型积累层5内，在第二类沟槽8的侧面与底面设有栅氧层11，栅氧层11包裹所述第二类导电多晶硅10；

所述发射极金属14通过相邻两个沟槽之间的第一发射极金属连接柱与n型源区12以及p型体区6欧姆接触，发射极金属14通过第二发射极金属连接柱与第一类导电多晶硅9欧姆接触。

相邻两个第二类沟槽8之间设置有一个第一类沟槽7。

相邻两个第一类沟槽7之间设置有一个第二类沟槽8。

所述第二类导电多晶硅10接栅极电位。

所述n型积累层5的电阻率小于n型外延层4，n型缓冲层3的电阻率小于n型外延层4。

上述屏蔽型igbt结构的制造方法包括以下步骤：

步骤一：提供n型外延层4；

步骤二：高能注入n型杂质，然后热退火形成n型积累层5；

步骤三：在n型外延层4与n型积累层5上选择性刻蚀出第一类沟槽7，在n型积累层5上选择性刻蚀出第二类沟槽8，使得第二类沟槽8与第一类沟槽7呈间隔布置；

步骤四：在n型积累层5的上表面以及第一类沟槽7与第二类沟槽8的侧面与底面形成栅氧层11；

步骤五：在n型积累层5的上表面以及第一类沟槽7与第二类沟槽8内淀积导电多晶硅；

步骤六：刻蚀掉多余的导电多晶硅，只保留第一类沟槽7与第二类沟槽8内的导电多晶硅，形成第一类导电多晶硅9和第二类导电多晶硅10；

步骤七：在n型积累层5内注入p型杂质，然后热退火形成p型体区6，接着在p型体区6内注入n型杂质，激活后形成n型源区12；

步骤八：在n型源区12的上表面淀积绝缘介质层13；

步骤九：选择性刻蚀绝缘介质层13、n型源区12与p型体区6，形成第一通孔，选择性刻蚀绝缘介质层13，形成第二通孔；

步骤十：在绝缘介质层13的上表面形成发射极金属14，第一通孔内的发射极金属材料形成第一发射极金属连接柱，第二通孔内的发射极金属材料形成第二发射极金属连接柱；

步骤十一：在n型外延层4的背面注入n型杂质与p型杂质，激活后形成p型集电极区2与n型缓冲层3；

步骤十二：在p型集电极区2的下表面形成集电极金属1。

实施例2

本实施例中的屏蔽型igbt结构与实施例1基本相同，其区别是：相邻两个的所述第二类沟槽8中间设置有三个第一类沟槽7。

以上对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的两种实施方式，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本实用新型的保护范围。