薄膜晶体管和使用薄膜晶体管的显示面板的制作方法

文档序号:31053544发布日期:2022-08-06 09:29阅读:137来源:国知局
薄膜晶体管和使用薄膜晶体管的显示面板的制作方法

1.本公开内容涉及薄膜晶体管,并且更具体地,涉及能够生成高驱动电流的薄膜晶体管以及使用该薄膜晶体管的显示面板。


背景技术:

2.迄今为止已经广泛使用的液晶显示装置(lcd)、有机发光显示装置(oled)和量子点显示装置(qd)已经逐渐扩展了它们的应用范围。
3.在上述显示装置中,多个发光元件设置在基板上以实现图像,并且用于供应驱动信号或驱动电流的驱动元件与发光元件一起设置在基板上以控制每个发光元件单独发光,使得设置在基板上的多个发光元件根据要表达的信息的排列被解释并显示在基板上。
4.由于液晶显示装置不是自发光型的,因此需要被设置成在液晶显示装置的后表面上发光的背光单元。背光单元可能增加液晶显示装置的厚度,可能在以各种类型的设计(例如柔性或圆形)实现显示装置时受到限制,并且可能降低亮度和响应速度。
5.同时,具有自发光元件的显示装置可以实现为比具有内置光源的显示装置薄,从而可以实现柔性且可折叠的显示装置。具有自发光元件的显示装置可以包括包含有机材料作为发光层的有机发光显示装置和使用led(发光二极管)作为发光元件的led显示装置,并且由于诸如有机发光显示装置或led显示装置的自发光显示装置不需要单独的光源,因此可以用作更薄或各种类型的显示装置。
6.然而,在使用有机材料的有机发光显示装置中,由于容易出现例如有机发光层与电极之间因氧气和湿气的渗透而氧化的缺陷像素,因此另外需要各种技术配置以最小化氧气和湿气的渗透。
7.为了解决上述问题,近来,已经研究和开发了采用使用无机材料的led作为发光元件的显示装置,并且这种发光显示装置由于其具有高清晰度和高可靠性而作为下一代显示装置受到关注。
8.本公开内容的详细描述
9.技术问题
10.led元件是使用当电流流过半导体时发光的性质的半导体元件,并且广泛用于诸如照明、tv、标志(signage)显示装置和平铺(tiling)显示装置的各种显示装置中。led元件包括n型电极、p型电极以及它们之间的有源层。n型电极和p型电极均由半导体形成。当电流流过n型电极和p型电极时,来自n型电极的电子和来自p型电极的空穴在有源层中结合以发光。
11.led元件由诸如gan的化合物半导体形成,使得其由于无机材料的特性而可以注入高电流,从而实现高亮度,并且由于其对诸如热、湿气、氧气等环境的低敏感度而具有高可靠性。
12.另外,由于led元件的内部量子效率为90%,高于有机发光显示装置的内部量子效率,因此led元件可以显示高亮度图像并且具有实现低功耗的显示装置的优点。
13.另外,由于与有机发光显示装置不同,led元件使用无机材料,并且受氧气和湿气的影响很小,因此不需要单独的封装膜或封装基板来减少氧气和湿气的渗透。因此,其优点在于,可以减小显示装置的非显示区域,即可以通过设置封装膜或封装基板而生成的边缘区域。
14.然而,与液晶显示装置或有机发光显示装置相比,诸如led元件的发光元件需要相对高的驱动电流。像素驱动电路包括用于向发光元件提供恒定电流的驱动元件。并且,发光元件通过从连接至发光元件的像素驱动电路接收驱动电流而发光。
15.为了生成高驱动电流,可以修改和设计有源电极的形状,并且通常,可以通过将有源电极的宽度形成得较大来增加驱动电流。在这种情况下,有源电极的长度是载流子移动的方向上的数值,并且载流子从有源电极的源极区移动到漏极区。并且,有源电极的宽度意指载流子沿其移动的路径的宽度。具体地,有源电极的长度和宽度意指沟道区的长度和宽度,沟道区是载流子沿其移动的路径。
16.然而,当有源电极的宽度形成得较大时,驱动元件在像素中占据的面积增加,因此,当需要高分辨率显示面板时,在减小像素面积方面存在限制。
17.因此,本公开的发明人认识到了上述问题,并且发明了能够生成高驱动电流的驱动元件和使用该驱动元件的显示面板。
18.根据本公开内容的实施方式要解决的问题是提供一种能够在生成高驱动电流的同时提高像素中的集成度的薄膜晶体管。
19.本公开内容的目的不限于上面提及的目的,并且根据以下描述,本领域技术人员将清楚地理解未提及的其他目的。
20.技术解决方案
21.在根据本公开内容的一个实施方式的显示面板中,该显示面板包括:基板;在基板上方并且包括源极区、漏极区和沟道区的有源电极;以及在有源电极上方呈弯曲形状的有源上电极。有源上电极和有源电极的沟道区彼此交叠,并且沟道区可以具有与有源上电极相同的形状。因此,包括在显示面板中的驱动元件可以生成高驱动电流并且可以提高像素中的集成度。
22.在根据本公开内容的一个实施方式的显示面板中,该显示面板包括:包括源极区、漏极区和沟道区的有源电极;在有源电极上方、与有源电极交叠并以弯曲形状实现的有源上电极;以及在有源电极下方并与有源电极交叠的有源下电极。有源上电极和有源下电极用作源极电极、漏极电极或栅极电极。因此,包括在显示面板中的驱动元件可以生成高驱动电流并且可以提高像素中的集成度。
23.其他实施方式的细节包括在具体实施方式和附图中。
24.本公开内容的效果
25.根据本公开内容的实施方式,显示面板包括其中源极电极或漏极电极以弯曲形状实现的薄膜晶体管,使得可以向发光元件提供高驱动电流,从而提高亮度。
26.并且,根据本公开内容的实施方式,通过实现要交叠的薄膜晶体管和电容器,可以提高像素中的集成度,从而实现高分辨率显示装置。
27.并且,根据本公开内容的实施方式,通过将薄膜晶体管的有源电极的沟道区的宽度实现为比沟道区的长度长,薄膜晶体管可以向发光元件提供高驱动电流。
28.由于在要解决的问题、用于解决问题的解决方案和上述效果中描述的本公开内容的内容没有指定权利要求的基本特征,因此权利要求的范围不受在本公开内容的内容中描述的事项的限制。
附图说明
29.图1是示出根据本公开内容的一个实施方式的显示面板的平面图。
30.图2是示出根据本公开内容的一个实施方式的像素驱动电路和发光元件的电路图。
31.图3是根据本公开内容的一个实施方式的子像素的平面图。
32.图4是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。
33.图5是沿图4的a-a’截取的截面图。
34.图6至图12是示出制造图4所示的部件的方法的视图。
35.图13是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。
36.图14是沿图13的b-b’截取的截面图。
37.图15至图20是示出制造图13所示的部件的方法的视图。
38.图21是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。
39.图22是沿图21的c-c’截取的截面图。
40.图23是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。
41.图24是沿图23的d-d’截取的截面图。
42.图25是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。
43.图26是沿图25的e-e’截取的截面图。
具体实施方式
44.参照以下结合附图详细描述的实施方式,本公开内容的优点和特征以及实现这些优点和特征的方法将变得明显。然而,本公开内容不限于以下公开的实施方式,而是将以各种不同的形式实现,仅提供这些实施方式以便允许本公开内容的公开是完整的并且向本公开内容所属领域的普通技术人员完全通知本公开内容的范围,并且本公开内容仅由权利要求的范围限定。
45.在用于解释本公开内容的实施方式的附图中公开的形状、尺寸、比例、角度、数目等是说明性的,并且本公开内容不限于所示出的事项。在整个公开内容中,相同的附图标记指代相同的部件。另外,在描述本公开内容时,如果确定相关现有技术的详细描述会不必要地模糊本公开内容的主题,则将省略其详细描述。当使用本公开内容中提及的“包括”、“具有”、“组成”等时,可以添加其他部分,除非使用“仅”。当以单数形式描述部件时,除非特别明确地描述,否则其包括包含复数的情况。
46.在解释部件时,即使没有单独的明确描述,也将其解释为包括误差范围。
47.在描述位置关系的情况下,例如,当将两个部分的位置关系描述为“在......上”、“在......上方”、“在......下方”、“在侧面”等时,除非使用“正好”、“直接”或“相邻”,否则一个或更多个其他部分可以位于两个部分之间。
48.在描述时间关系的情况下,例如,当用“在...之后”、“接着”、“下一个”、“在


前”等描述时间顺序关系时,除非使用“正好”或“直接”,否则其可以包括不连续的情况。
49.本公开内容的各种实施方式的特征可以彼此部分地或全部地联合或组合,并且可以在技术上进行各种互锁和驱动,并且实施方式可以彼此独立地实现或者可以以相关的关系一起实现。
50.在本公开内容中,形成在显示面板的基板上的栅极驱动部分和像素驱动电路可以实现为n型或p型薄膜晶体管。例如,薄膜晶体管可以实现为具有mosfet(金属氧化物半导体场效应晶体管)结构的晶体管。晶体管是包括栅极电极、源极电极和漏极电极的三电极元件。源极电极向晶体管提供载流子。在晶体管中,载流子开始从源极电极迁移。漏极电极是载流子通过其从晶体管离开到外部的电极。
51.例如,在晶体管中,载流子从源极电极移动到漏极电极。在n型晶体管的情况下,由于载流子是电子,因此源极电极的电压低于漏极电极的电压,以便从源极电极移动到漏极电极。在n型晶体管中,由于电子从源极电极移动到漏极电极,因此相反地,电流的方向是从漏极电极到源极电极。在p型晶体管的情况下,由于载流子是空穴,因此源极电极的电压高于漏极电极的电压,使得空穴可以从源极电极移动到漏极电极。由于p型晶体管的空穴从源极电极移动到漏极电极,因此电流的方向是从源极电极到漏极电极。晶体管的源极电极和漏极电极不是固定的,并且晶体管的源极电极和漏极电极可以根据施加的电压而改变。因此,源极电极和漏极电极可以分别称为第一电极和第二电极或者第二电极和第一电极。
52.在下文中,栅极导通电压是可以使晶体管导通的栅极信号的电压,并且栅极截止电压是可以使晶体管截止的电压。
53.在下文中,将参照附图描述根据本公开内容的一个实施方式的薄膜晶体管和显示面板。在这种情况下,薄膜晶体管简称为晶体管。另外,由于包括驱动晶体管的晶体管的源极电极和漏极电极是根据电流的方向确定的,因此可以将以下提及的源极电极改变成漏极电极,并且可以将漏极电极改变成源极电极。
54.图1是示出根据本公开内容的一个实施方式的显示面板的平面图。图2是示出根据本公开内容的一个实施方式的像素驱动电路和发光元件的电路图。并且,图3是根据本公开内容的一个实施方式的子像素的平面图。
55.根据本公开内容的一个实施方式的显示面板10包括基板,该基板被划分成设置有多个单位像素up的显示区域10a和非显示区域10b。
56.单位像素up可以由基板的前表面上的多个子像素sp1、sp2和sp3组成,并且通常可以包括发射红光、蓝光和绿光的子像素sp1、sp2和sp3,但不限于此,并且还可以包括发射白光等的子像素。
57.该基板是在其上形成晶体管的阵列基板,并且包括塑料材料或玻璃材料。
58.根据示例的基板可以包括不透明或着色的聚酰亚胺材料。在这种情况下,还可以包括耦合到基板的后表面的背板,以将显示面板10保持在平面状态。根据该示例的背板可以包括塑料材料,例如聚对苯二甲酸乙二醇酯材料。根据该示例的基板可以是玻璃基板。例如,玻璃材料的基板可以是厚度为100μm或更小的薄玻璃基板,并且可以具有柔性性质。另外,可以将基板划分成两个或更多个基板或者两个或更多个层的附件。
59.非显示区域10b可以被定义为基板上除显示区域10a以外的区域,可以具有比显示区域10a相对窄的宽度(或尺寸),并且可以被定义为边框区域。
60.多个单位像素up中的每一个设置在显示区域10a中。在这种情况下,多个单位像素up中的每一个布置在显示区域10a中,以具有沿x轴方向预定的第一参考像素间距和沿y轴方向预设的第二参考像素间距。第一参考像素间距和第二参考像素间距中的每一个可以被定义为在x轴方向或y轴方向上相邻的各个单位像素up的中心部分之间的距离。
61.并且,与第一参考像素间距和第二参考像素间距类似,构成单位像素up的子像素sp1、sp2和sp3之间的距离也可以被定义为第一参考子像素间距和第二参考子像素间距。
62.在包括led元件50的显示面板10中,非显示区域10b的宽度可以小于像素间距或子像素间距,并且例如,当利用具有长度等于或小于像素间距或子像素间距的非显示区域10b的显示面板10来实现平铺显示装置时,由于非显示区域10b小于像素间距或子像素间距,因此可以实现基本上没有边框区域的平铺显示装置。
63.为了实现边框区域基本不存在或被减小的平铺显示装置或多屏显示装置,显示面板10可以恒定地保持第一参考像素间距、第二参考像素间距、第一参考子像素间距和第二参考子像素间距,但是通过将显示区域10a定义为多个部分并且通过在各个部分中使上述间距的长度不同以使得与非显示区域10b相邻的部分中的像素间距可以比其他部分中的像素间距宽,可以使边框区域的尺寸相对小于像素间距。在这种情况下,由于具有不同像素间距的显示面板10可能导致图像失真,所以考虑到设置像素间距,通过与相邻部分进行比较和采样来执行图像处理,从而可以减小边框区域,同时消除图像失真。
64.将参照图2和图3描述构成显示面板10的单位像素up的子像素sp1、sp2和sp3以及驱动电路的配置。像素驱动线设置在基板上以供应多个子像素sp1、sp2和sp3中的每一个所需的信号。根据本公开内容的一个实施方式的像素驱动线可以被划分成水平轴线30和垂直轴线20。水平轴线30可以包括扫描线31和扫描线32以及发射线34,并且垂直轴线20可以包括数据线28和电源线22、24和26。扫描线包括提供第一扫描信号scan1的第一扫描线31、提供第二扫描信号scan2的第二扫描线32和提供发射信号em的发射线34,并且电源线包括提供高电位电源电压vdd的高电位电源线22、提供低电位电源电压vss的低电位电源线24和提供初始化电压vini的初始化电压线26。扫描线和发射线可以统称为栅极线。
65.栅极线设置在基板上,并且在沿基板的水平轴方向x延伸较长的同时沿垂直轴方向y以规则的间隔彼此间隔开。
66.数据线设置在基板上以与栅极线交叉,并且在沿基板的垂直轴方向y延伸较长的同时沿水平轴方向x以规则的间隔彼此间隔开。
67.电源线设置在基板上以与数据线28平行,并且可以与数据线28一起形成。并且,电源线分别向与其相邻的子像素sp1、sp2和sp3提供从外部供应的像素驱动电源。例如,可以为多个单位像素up中的每一个提供一条电源线22、24和26。在这种情况下,构成单位像素up的至少三个子像素sp1、sp2和sp3共享一条电源线22、24和26。因此,可以减少用于驱动子像素sp1、sp2和sp3中的每一个的电源线的数目,并且可以通过减少电源线的数目来增加每个单位像素up的孔径比,或者可以减小每个单位像素的尺寸。
68.子像素sp1、sp2和sp3中的每一个设置在由栅极线31、32和34以及数据线28限定的子像素区域中。并且,子像素sp1、sp2和sp3中的每一个可以被定义为其中实际发光的最小单元的区域。
69.彼此相邻的至少三个子像素sp1、sp2和sp3可以构成用于显示颜色的一个单位像
素up。例如,一个单位像素up包括沿水平轴方向x彼此相邻的红色子像素sp1、绿色子像素sp2和蓝色子像素sp3,并且还可以包括用于提高亮度的白色子像素。尽管本公开内容中示出的子像素的排列结构是条形的,但并不限于此。
70.根据本公开内容的一个实施方式的多个子像素sp1、sp2和sp3中的每一个包括像素驱动电路40和led元件50。
71.像素驱动电路40设置在子像素sp1、sp2和sp3中的每一个中限定的电路区域中,并且连接至与其相邻的栅极线31、32和34、数据线28以及电源线22、24和26。基于通过电源线22、24和26供应的像素驱动电力,像素驱动电路50响应于通过栅极线31、32和34提供的扫描脉冲,并且根据通过数据线28提供的数据电压控制流过led元件50的电流。
72.根据本公开内容的一个实施方式的像素驱动电路40包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、驱动晶体管dt和电容器cst。第一晶体管t1至第五晶体管t5和驱动晶体管dt可以实现为pmos型薄膜晶体管,并且通过这种晶体管,可以确保像素驱动电路40的响应特性。然而,本公开内容的技术精神不限于此。例如,第一晶体管t1至第五晶体管t5和驱动晶体管dt中的至少一个晶体管可以实现为具有良好截止电流特性的nmos型薄膜晶体管,并且剩余晶体管可以实现为具有良好响应特性的pmos型薄膜晶体管。
73.led元件50安装在子像素sp1、sp2和sp3中的每一个中。led元件50电连接至像素驱动电路40和对应子像素的低电位电源线24,从而由于电流从像素驱动电路40特别是驱动晶体管dt流到低电位电源线24而发光。根据本公开内容的一个实施方式的led元件24可以是发射红色、绿色、蓝色和白色中的任一种的光学元件或发光二极管芯片。此处,发光二极管芯片可以具有1至100微米的尺度,但不限于此,并且可以具有比子像素sp1、sp2和sp3的区域中除由像素驱动电路40占据的电路区域以外的剩余发光区域的尺寸更小的尺寸。
74.驱动晶体管dt是根据驱动晶体管dt的栅-源电压控制流过led元件50的电流的驱动元件。驱动晶体管dt包括连接至第一节点n1的栅极电极、连接至高电位电源线22的源极电极、以及连接至第二节点n2的漏极电极。驱动晶体管dt可以实现为应用了根据本公开内容的一个实施方式的新型栅极结构的晶体管,以向led元件50提供高驱动电流。
75.第一晶体管t1连接在第一节点n1与第二节点n2之间,并且根据第一扫描信号scan1进行控制。第一晶体管t1的栅极电极连接至施加第一扫描信号scan1的第一扫描线31。当驱动晶体管dt导通时,通过连接驱动晶体管dt的栅极电极和漏极电极,第一晶体管t1进行二极管连接。在这种情况下,第一晶体管t1感测并补偿驱动晶体管dt的阈值电压因子。
76.第二晶体管t2连接在数据线28与第三节点n3之间,并且根据第一扫描信号scan1进行控制。第二晶体管t2的栅极电极连接至第一扫描线31。第二晶体管t2导通以将数据电压vdata施加到第三节点n3。
77.第三晶体管t3连接在第二节点n2与led元件50之间,并且根据通过发射线34提供的发射信号em进行控制。第三晶体管t3导通以将流过驱动晶体管dt的电流提供给led元件50。第三晶体管t3控制具有低发射阈值电压的led元件50不因初始化电压vini而发光。
78.第四晶体管t4连接在第三节点n3与初始化电压线26之间,并且根据发射信号em进行控制。第四晶体管t4导通以向第三节点n3提供通过初始化电压线26供应的初始化电压vini,从而初始化第三节点n3的电压。
79.第五晶体管t5连接在第二节点n2与初始化电压线26之间,并且根据通过第二扫描线32供应的第二扫描信号scan2进行控制。第五晶体管t5导通以向第二节点n2提供初始化电压vini,从而使第二节点n2的电压放电。
80.电容器cst设置在第一节点n1与第三节点n3的交叠区域中,以存储与供应给驱动晶体管dt的栅极电极的数据电压vdata相对应的电压,并且通过所存储的电压使驱动晶体管dt导通。
81.接下来,将描述像素驱动电路40的操作。图2的像素驱动电路40的操作可以分为第一初始化周期、第二初始化周期、补偿周期、保持周期和发射周期。在第一初始化周期中,由于发射信号em和第二扫描信号scan2处于栅极导通电压状态,所以第三节点n3的电压被初始化,并且led元件50保持发光状态。在第二初始化周期中,发射信号em被转换到栅极截止电压,第一扫描信号scan1被转换到栅极导通电压,第二扫描信号scan2保持栅极导通电压,使得led元件50停止发光并且数据电压vdata被施加到第三节点n3。在补偿周期中,第二扫描信号scan2被转换到栅极截止电压,并且第一晶体管t1导通,使得驱动晶体管dt进行二极管连接以执行阈值电压的补偿过程。在保持周期中,由于第一扫描信号scan1、第二扫描信号scan2和发射信号em都是栅极截止电压状态,所以在每个节点处保持在前一周期中施加的电压。在发射周期期间,发射信号em被转换到栅极导通电压,并且led元件50由于从驱动晶体管dt提供的驱动电流而发光。在这种情况下,初始化电压vini低于高电位电源电压并且大于低电位电源电压。由于上述像素驱动电路40的驱动电流不受高电位电源电压的影响,因此可以在高分辨率显示装置中实现均匀的图像质量。
82.根据本公开内容的一个实施方式的像素驱动电路40不限于上述第一晶体管t1至第五晶体管t5、驱动晶体管dt和电容器cst的配置,并且还可以包括由附加的发射信号em控制的辅助晶体管和/或辅助电容器等。
83.参照图3,栅极线31和32、发射线34、数据线28和电源线22、24和26设置在一个子像素中,并且像素驱动电路40和led元件50设置在不同的区域中。根据本公开内容的一个实施方式的子像素不限于图3所示的附图,并且像素驱动电路40可以设置成与led元件50交叠。在这种情况下,提高了子像素的面积利用率,从而可以实现高分辨率显示面板中所需的像素尺寸。
84.图4是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。并且,图5是沿图4的a-a’截取的截面图。
85.如图2所示,根据本公开内容的一个实施方式的显示面板10的每个子像素sp1、sp2和sp3包括像素驱动电路40和led元件50。在构成像素驱动电路40的各种部件中,将描述作为将驱动电流(或发光电流)施加到led元件50的部件的驱动晶体管dt以及连接至驱动晶体管dt的栅极电极的第一晶体管t1和电容器cst。
86.图4是包括以u形实现的有源上电极的驱动晶体管dt的平面图。驱动晶体管dt包括有源下电极113、有源上电极117、有源电极115d、源极电极和漏极电极119a。在根据本公开内容的一个实施方式的驱动晶体管dt中,由于有源下电极113和有源上电极117用作栅极电极,所以驱动晶体管dt被实现为双栅型晶体管。并且,第一晶体管t1包括栅极电极131、有源电极115s、源极电极和漏极电极。
87.驱动晶体管dt的源极电极通过经由ch14接触孔ch14直接连接至高电位电源线122
来实现,并且漏极电极119a通过ch16接触孔ch16连接至第三晶体管t3。在一些情况下,可以省略第三晶体管t3,并且驱动晶体管dt的漏极电极119a可以连接至led元件50的阳极电极。
88.在驱动晶体管dt中,相对于驱动晶体管dt的有源电极115d,有源下电极113设置在下部并且有源上电极117设置在上部,并且有源下电极113和有源上电极117彼此接触。与有源下电极113交叠的帽电极111设置在驱动晶体管dt的有源下电极113下方。有源下电极113与帽电极111彼此交叠以形成电容器cst。帽电极111可以被称为下电极。
89.驱动晶体管dt的栅极电极113和栅极电极117通过连接电极119c电连接至第一晶体管t1的有源电极115s的源极区或漏极区。连接至驱动晶体管dt的栅极电极113和栅极电极117的第一晶体管t1的源极电极或漏极电极可以不单独设置,并且可以通过将连接电极119c直接连接至第一晶体管t1的有源电极115s来实现。
90.第一晶体管t1的栅极电极131设置在有源电极115s上方并与有源电极115s交叠。
91.如上所述,驱动晶体管dt的有源上电极117被实现为u形结构。驱动晶体管dt的沟道区形成为与有源上电极117相同的形状,并且可以实现图12的沟道宽度w大于eh 5g沟道长度l的驱动晶体管dt。由于驱动晶体管dt的驱动电流与图12的沟道宽度w成比例并且与图12的沟道长度l成反比,所以可以通过将图12的沟道宽度w增加得比图12的沟道长度l大来增加驱动电流,使得热集中区域可以均匀分布,从而提高驱动晶体管dt的可靠性。
92.在根据本公开内容的一个实施方式的驱动晶体管dt中,栅极电极113和栅极电极117以u形实现,使得可以增加图12的沟道宽度w,同时减小驱动晶体管dt占据的面积。
93.此外,由于通过将驱动晶体管dt实现为双栅极型晶体管并将帽电极111设置在驱动晶体管dt下方,电容器cst可以形成为与驱动晶体管dt交叠,因此不需要准备用于在子像素中形成电容器cst的单独区域,从而可以减小由像素驱动电路占据的面积。
94.图6至图12是示出制造图4所示的部件的方法的视图。将参照图5一起描述图6至图12。
95.参照图6,帽电极111被图案化并形成在基板110上。第一绝缘层112形成在基板110的整个表面上方的帽电极111上。
96.参照图7,有源下电极113形成在帽电极111和第一绝缘层112上。有源下电极113形成为与帽电极111交叠。帽电极111和有源下电极113彼此交叠以形成电容。帽电极111和有源下电极113是实现电容器cst的电极。因此,帽电极111连接至第二晶体管t2和第四晶体管t4,并且有源下电极113是驱动晶体管dt的栅极电极,同时是电容器cst的一个电极。帽电极111和有源下电极113可以是诸如硅(si)等的半导体或传导金属,例如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的任何一种、两种或更多种的合金、或其多层。并且,第二绝缘层114形成在有源下电极113上。
97.参照图8,有源电极115d和有源电极115s形成在第二绝缘层114上。驱动晶体管dt的有源电极115d形成在有源下电极113的区域中,以与有源下电极113交叠。并且,第一晶体管t1的有源电极115s形成在与驱动晶体管dt的有源电极115d相同的层上并且彼此间隔开,但是形成为与有源下电极113相邻以便容易地接触有源下电极113。有源电极115d和有源电极115s可以由非晶硅、多晶硅、氧化物和有机材料中的任何一种的半导体材料形成,但不限于此。并且,第三绝缘层116形成在有源电极115d和有源电极115s上。
98.参照图9,ch11接触孔ch11形成在第二绝缘层114和第三绝缘层116中,使得可以暴
露有源下电极113的表面。
99.参照图10,有源上电极117和第一晶体管t1的栅极电极131被图案化并形成在包括暴露于空气的ch11接触孔ch11的第三绝缘层116上。有源上电极117是驱动晶体管dt的栅极电极,并且通过ch11接触孔ch11与有源下电极113接触。有源上电极117被图案化为u形,并且与驱动晶体管dt的有源电极115d交叠。第一晶体管t1的栅极电极131形成为与第一晶体管t1的有源电极115s交叠并且与有源上电极117间隔开。并且,第一晶体管t1的栅极电极131形成为沿水平轴伸长,并且可以与水平轴上的相邻子像素共享。第一晶体管t1被实现为顶栅极型晶体管。
100.接下来,参照图5和图10,执行掺杂以形成不与有源上电极117和第一晶体管t1的栅极电极131交叠的有源电极115d和有源电极115s作为源极区和漏极区。在这种情况下,由于作为示例描述了根据本公开内容的一个实施方式的晶体管是pmos,因此其可以实现为p掺杂。在有源上电极117的情况下,在相对于有源上电极117的u形的内部和外部设置不与有源上电极117交叠的驱动晶体管dt的有源电极115d,并且该区域被掺杂。通过经由掺杂将源极电极和漏极电极设置在不与驱动晶体管dt的有源电极115d交叠的u形的内部和外部,而不在u形的起点和终点处,沟道宽度形成为比沟道长度长,使得驱动晶体管dt可以生成高电流。并且,驱动晶体管dt由于有源下电极113和有源上电极117而被实现为双栅极型晶体管,从而生成高电流。
101.第四绝缘层118形成在有源上电极117和第一晶体管t1的栅极电极131上。第四绝缘层118可以用于保护驱动晶体管dt和第一晶体管t1。在形成第四绝缘层118之后,为了激活注入的离子并降低陷阱态的密度,可以应用诸如氢化的热处理,从而提高晶体管的性能。
102.上述的第一绝缘层112、第二绝缘层114、第三绝缘层116和第四绝缘层118可以形成为由无机绝缘材料制成的单层或多层,并且可以由氧化硅(siox)、氮化硅(sinx)等形成。
103.参照图11,ch14接触孔ch14和ch15接触孔ch15形成在第三绝缘层116和第四绝缘层118中,以暴露驱动晶体管dt的有源电极115d。ch14接触孔ch14允许驱动晶体管dt的源极电极被接触,并且ch15接触孔ch15允许驱动晶体管dt的漏极电极被接触。
104.ch13接触孔ch13形成在第四绝缘层118中以暴露有源上电极117,并且ch12接触孔ch12形成在第三绝缘层116和第四绝缘层118中以暴露第一晶体管t1的有源电极115s。ch12接触孔ch12和ch13接触孔ch13允许第一晶体管t1的有源电极115s和驱动晶体管dt的有源上电极117通过连接电极彼此接触。
105.参照图12,高电位电源线122被图案化并形成在包括暴露于空气的ch14接触孔ch14的第四绝缘层118上。驱动晶体管dt的源极电极与通过ch14接触孔ch14的高电位电源线122形成为一体。驱动晶体管dt通过高电位电源线122接收高电位电压vdd。并且,漏极电极119a被图案化并形成在包括暴露于空气的ch15接触孔ch15的第四绝缘层118上。漏极电极119a形成为与驱动晶体管dt的有源电极115d交叠,并且设置在有源上电极117内部,以便不与有源上电极117交叠。
106.通过将呈弯曲形状的有源上电极设置在驱动晶体管dt的有源电极115d上方并且将漏极电极置于驱动晶体管dt的有源上电极117的内部以及将源极电极置于驱动晶体管dt的有源上电极117的外部,驱动晶体管dt可以被实现为沟道宽度w比沟道长度l长。因此,驱动晶体管dt可以生成高电流。
107.另外,连接电极119c被图案化并形成在包括暴露于空气的ch12接触孔ch12和ch13接触孔ch13的第四绝缘层118上。连接电极119a连接第一晶体管t1的有源电极115s和驱动晶体管dt的有源上电极117。同时,第一晶体管t1还连接至作为电容器cst的一个电极的、驱动晶体管dt的有源下电极113,从而可以实现图2的像素驱动电路40。
108.高电位电源线122、驱动晶体管dt的漏极电极119a和连接电极119c可以是诸如硅(si)等的半导体或传导金属,例如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的任何一种、两种或更多种的合金、或其多层。
109.钝化层可以形成在高电位电源线122、驱动晶体管dt的漏极电极119a和连接电极119c上。在一些情况下,钝化层可以单独地包括保护像素驱动电路40的保护层和使像素驱动电路40的台阶差平整的平坦化层。
110.ch16接触孔ch16形成在钝化层中,并且驱动晶体管dt的漏极电极119a可以通过ch16接触孔ch16与第三晶体管t3或led元件50接触。与驱动晶体管dt的漏极电极119a接触的电极可以由透明传导材料形成。透明传导材料可以是ito(氧化铟锡)、izo(氧化铟锌)等,但不限于此。
111.图13是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图,并且将与图4类似地描述驱动晶体管dt、第一晶体管t1和电容器cst。并且,图14是沿图13的b-b’截取的截面图。在图13与图14所示的部件中,可以简要描述或省略图4和图5的重复部件的结构和特征。
112.图13是包括以u形实现的有源上电极的驱动晶体管的平面图。驱动晶体管dt包括有源下电极213、有源电极215d、有源上电极217和漏极电极219a。在根据本公开内容的一个实施方式的驱动晶体管dt中,由于有源上电极217用作源极电极并且有源下电极213用作栅极电极,因此驱动晶体管dt被实现为底栅极型晶体管。并且,第一晶体管t1包括栅极电极231、有源电极215s、源极电极和漏极电极。
113.驱动晶体管的有源上电极217通过经由ch22接触孔ch22和ch23接触孔ch23连接高电位电源线222来实现,并且漏极电极219a通过ch24接触孔ch24连接至第三晶体管t3。在一些情况下,可以省略第三晶体管t3,并且驱动晶体管dt的漏极电极219a可以连接至led元件50的阳极电极。
114.在驱动晶体管dt中,相对于驱动晶体管dt的有源电极215d,有源下电极213设置在下部并且有源上电极217设置在上部。与有源下电极213交叠的帽电极211设置在驱动晶体管dt的有源下电极213下方。有源下电极213和帽电极211彼此交叠以形成电容器cst。帽电极211可以被称为下电极。
115.驱动晶体管dt的有源下电极213通过连接电极219c电连接至第一晶体管t1的有源电极215s的源极区或漏极区。连接至驱动晶体管dt的有源下电极213的第一晶体管t1的源极电极或漏极电极可以不单独设置,并且可以通过将连接电极119c直接连接至第一晶体管t1的有源电极115s来实现。并且,第一晶体管t1的栅极电极231设置在有源电极215s上方并与有源电极215s交叠。
116.驱动晶体管dt的有源上电极217如电极名称一样以u形实现。通过施加高电位电源电压,有源上电极217用作源极电极,并且通过将漏极电极设置在有源上电极217内部,可以实现图12的沟道宽度w大于图12的沟道长度l的驱动晶体管dt。由于驱动晶体管dt的驱动电
流与图12的沟道宽度w成正比并且与图12的沟道长度l成反比,因此可以通过将图12的沟道宽度w增加得比图12的沟道长度l大来增加驱动电流,使得热集中区域可以均匀分布,从而提高驱动晶体管dt的可靠性。
117.驱动晶体管dt的源极电极被实现为u形,从而可以增加沟道宽度w,同时减小由驱动晶体管dt占据的面积。另外,由于通过将驱动晶体管dt实现为底栅极型晶体管并将帽电极211设置在驱动晶体管dt下方,电容器cst可以形成为与驱动晶体管dt交叠,因此不需要准备用于在子像素中形成电容器cst的单独区域,从而可以减小由像素驱动电路占据的面积。
118.图15至图20是示出制造图13所示的部件的方法的视图。将参照图14一起描述图15至图20。并且,可以省略或简化与图6至图12的描述重复的部分。
119.参照图15,帽电极211被图案化并形成在基板210上。第一绝缘层212形成在基板210的整个表面上方的帽电极211上。
120.参照图16,有源下电极213形成在帽电极211和第一绝缘层212上。有源下电极213形成为与帽电极211交叠。帽电极211和有源下电极213彼此交叠以形成电容。帽电极211和有源下电极213是实现电容器cst的电极。因此,帽电极211连接至第二晶体管t2和第四晶体管t4,并且有源下电极213是驱动晶体管dt的栅极电极并且同时是电容器cst的一个电极。帽电极211和有源下电极213可以是诸如硅(si)等的半导体或传导金属,例如钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的任何一种、两种或更多种的合金、或其多层。并且,第二绝缘层214形成在有源下电极213上。
121.参照图17,有源电极215d和有源电极215s形成在第二绝缘层214上。驱动晶体管dt的有源电极215d形成在有源下电极213的区域中,以与有源下电极213交叠。并且,第一晶体管t1的有源电极215s形成在与驱动晶体管dt的有源电极215d相同的层上并与有源电极215d间隔开,但是第一晶体管t1的有源电极215s形成为与有源下电极213部分交叠,以便容易地接触有源下电极213。并且,第三绝缘层216形成在有源电极215d和有源电极215s上。
122.参照图18,有源上电极217和第一晶体管t1的栅极电极231被图案化并形成在第三绝缘层216上。有源上电极217是驱动晶体管dt的源极电极,并且被图案化成u形以与驱动晶体管dt的有源电极215d交叠。第一晶体管t1的栅极电极231形成为与第一晶体管t1的有源电极215s交叠并且与有源上电极217间隔开。并且,第一晶体管t1的栅极电极231形成为沿水平轴伸长,并且可以与水平轴上的相邻子像素共享。第一晶体管t1被实现为顶栅极型晶体管。
123.接下来,参照图14和图18,执行掺杂以形成不与有源上电极117和第一晶体管t1的栅极电极231交叠的有源电极215d和有源电极215s作为源极区和漏极区。在这种情况下,由于作为示例描述了根据本公开内容的一个实施方式的晶体管是pmos,因此其可以实现为p掺杂。在掺杂期间,有源上电极217用作掩模以掺杂驱动晶体管dt的有源电极215d。掺杂区是相对于u形在u形内部和外部不与有源上电极217交叠的区域。通过经由掺杂形成不与有源上电极217交叠的u形的内部和外部分别作为源极区和漏极区,驱动晶体管dt的有源电极215d可以形成有u形的沟道。因此,驱动晶体管dt的沟道宽度形成得比沟道长度长,使得驱动晶体管dt可以生成高电流。
124.第四绝缘层218形成在有源上电极217和第一晶体管t1的栅极电极231上。第四绝
缘层218可以用于保护驱动晶体管dt和第一晶体管t1。在形成第四绝缘层218之后,为了激活注入的离子并降低陷阱态的密度,可以执行用于氢化的热处理,从而提高晶体管的性能。
125.参照图19,ch23接触孔ch23形成在第三绝缘层216和第四绝缘层218中,以暴露驱动晶体管dt的有源电极215d的源极区。并且,ch22接触孔ch22形成在第四绝缘层218中以暴露驱动晶体管dt的有源上电极217。有源上电极217通过ch23接触孔ch23和ch22接触孔ch22连接至驱动晶体管dt的有源电极215d的源极区,并且从高电位电源线222接收高电位电压。
126.ch21接触孔ch21通过蚀刻第三绝缘层216、第四绝缘层218和第一晶体管t1的有源电极215s而形成,从而暴露有源下电极213。驱动晶体管dt的有源下电极213和第一晶体管t1的有源电极215s可以通过ch21接触孔ch21连接。
127.ch24接触孔ch24形成在第三绝缘层216和第四绝缘层218中以暴露驱动晶体管dt的有源电极215d的漏极区。漏极电极可以通过ch24接触孔ch24与驱动晶体管dt的漏极区接触。
128.参照图20,高电位电源线222被图案化并形成在第四绝缘层218上,第四绝缘层218包括暴露于空气的ch22接触孔ch22和ch23接触孔ch23。高电位电源线222通过从该线分支的电极与有源上电极217接触。并且,漏极电极219a被图案化并形成在包括暴露于空气的ch24接触孔ch24的第四绝缘层218上。漏极电极219a形成为与驱动晶体管dt的有源电极215d的漏极区交叠,并且设置在有源上电极217的内部,以便不与有源上电极217交叠。
129.通过将驱动晶体管dt的源极电极形成为u形结构并且使其在驱动晶体管dt的有源电极215d上方并与有源电极215d交叠,可以实现驱动晶体管dt的沟道宽度w比沟道长度l长。因此,驱动晶体管dt可以生成高电流。
130.另外,连接电极219c被图案化并形成在包括暴露于空气的ch21接触孔ch21的第四绝缘层218上。连接电极219a连接第一晶体管t1的有源电极215s和驱动晶体管dt的有源下电极213。同时,第一晶体管t1还连接至作为电容器cst的一个电极的驱动晶体管dt的有源下电极213,从而可以实现图2的像素驱动电路40。
131.钝化层可以形成在高电位电源线222、驱动晶体管dt的漏极电极219a和连接电极219c上。在一些情况下,钝化层可以单独包括保护像素驱动电路40的保护层和使像素驱动电路40的台阶差平整的平坦化层。
132.ch25接触孔ch25形成在钝化层中,并且驱动晶体管dt的漏极电极219a可以通过ch25接触孔ch25与第三晶体管t3或led元件50接触。与驱动晶体管dt的漏极电极219a接触的电极可以由透明传导材料形成。
133.图21是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图,并且将描述驱动晶体管和第一晶体管t1。图22是沿图21的c-c’截取的截面图。
134.图21是包括以o形实现的有源上电极的驱动晶体管的平面图。驱动晶体管dt包括有源下电极113、有源上电极317、有源电极315d、源极电极和漏极电极319a。在根据本公开内容的一个实施方式的驱动晶体管dt中,有源上电极317用作栅极电极,并且驱动晶体管dt被实现为顶栅极型晶体管。并且,第一晶体管t1包括栅极电极331、有源电极315s、源极电极和漏极电极。
135.驱动晶体管dt的源极电极通过经由ch34接触孔ch34直接连接至高电位电源线322来实现,并且漏极电极319a通过ch35接触孔ch35连接至第三晶体管t3。在一些情况下,可以
省略第三晶体管t3,并且驱动晶体管dt的漏极电极319a可以连接至led元件50的阳极电极。
136.驱动晶体管dt形成在基板310上,使得相对于驱动晶体管dt的有源电极315d,下电极313设置在下部并且有源上电极317设置在上部。下电极313与驱动晶体管dt的有源上电极317和有源电极315d交叠。在一些情况下可以省略下电极313。
137.下电极313形成在形成于基板310上的第一绝缘层312上。第一绝缘层312增加了下电极313对基板310的粘附力。在一些情况下,可以省略第一绝缘层312。并且,第二绝缘层314形成在下电极313上。
138.驱动晶体管dt的有源电极315d和第一晶体管t1的有源电极315s形成在第二绝缘层314上。驱动晶体管dt的有源电极315d被设置成与下电极313部分交叠。并且,第一晶体管t1的有源电极315s形成在与驱动晶体管dt的有源电极315d相同的层上并与有源电极315d间隔开,并且形成为与有源上电极317相邻,以便容易地接触驱动晶体管dt的有源上电极317。并且,第三绝缘层316形成在有源电极315s和有源电极315d上。
139.驱动晶体管dt的有源上电极317和第一晶体管t1的栅极电极331形成在第三绝缘层316上。驱动晶体管dt的有源上电极317设置在驱动晶体管dt的有源电极315d上方并与有源电极315d交叠,并且第一晶体管t1的栅极电极331设置在第一晶体管t1的有源电极315s上方并与有源电极315s交叠。在这种情况下,第一晶体管t1和驱动晶体管dt可以被实现为顶栅极型晶体管。
140.驱动晶体管dt的有源上电极317以密封的环形结构实现。源极区和漏极区可以设置在o形的内部和外部,以便分别接触源极电极和漏极电极。执行掺杂以形成不与第一晶体管t1的栅极电极331和有源上电极317交叠的有源电极315d和有源电极315s作为源极区和漏极区。在这种情况下,由于作为示例描述了根据本公开内容的一个实施方式的晶体管是pmos,因此其可以实现为p掺杂。通过将漏极电极和源极电极分别连接至通过掺杂而进行导电的有源上电极317的内部和外部,可以实现沟道宽度大于沟道长度的驱动晶体管dt。
141.由于驱动晶体管dt的驱动电流与沟道宽度w成正比并且与沟道长度l成反比,所以通过将沟道宽度w增加得比沟道长度l大,可以增加驱动电流并且可以使驱动电流的分布均匀,并且由于热集中区域可以均匀分布,所以可以提高驱动晶体管dt的可靠性。另外,通过将驱动晶体管dt的栅极电极实现为o形,减小了由驱动晶体管dt占据的面积,从而也可以容易地将该驱动晶体管应用于高分辨率显示面板。
142.接下来,第四绝缘层318形成在驱动晶体管dt的有源上电极317和第一晶体管t1的栅极电极331上。ch31接触孔ch31形成在第三绝缘层316和第四绝缘层318中,以暴露第一晶体管t1的有源电极315s的源极区或漏极区。并且,ch32接触孔ch32形成在第四绝缘层318中以暴露有源上电极317。ch31接触孔ch31和ch32接触孔ch32允许第一晶体管t1的源极区和驱动晶体管dt的栅极电极通过连接电极彼此接触。
143.ch34接触孔ch34和ch35接触孔ch35形成在第三绝缘层316和第四绝缘层318中,以暴露驱动晶体管dt的有源电极315d的源极区和漏极区。ch34接触孔ch34允许驱动晶体管的源极区与高电位电源线332接触,并且ch35接触孔ch35允许驱动晶体管dt的漏极区与漏极电极319a接触。
144.ch33接触孔ch33形成在第二绝缘层314、第三绝缘层316和第四绝缘层318中以暴露下电极313。ch33接触孔ch33使下电极313与高电位电源线322接触,使得下电极313不浮
动。
145.高电位电源线322、驱动晶体管dt的漏极电极319a和连接电极319c被图案化并形成在第四绝缘层318上。高电位电源线322可以沿着包括ch34接触孔ch34和ch33接触孔ch33的垂直轴形成。驱动晶体管dt的漏极电极319a覆盖ch35接触孔ch35,并且连接电极319c覆盖ch31接触孔ch31和ch32接触孔ch32。
146.钝化层可以形成在高电位电源线322、驱动晶体管dt的漏极电极319a和连接电极319c上。在一些情况下,钝化层可以单独包括保护像素驱动电路40的保护层和使像素驱动电路40的台阶差平整的平坦化层。
147.图23是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。图24是沿图23的d-d’截取的截面图。由于图23是图4和图21的修改实施方式,因此可以简化或解释与图4、图5、图6至图12、图21和图22重复的描述。
148.图23是包括以o形实现的有源上电极的驱动晶体管的平面图。驱动晶体管dt包括有源下电极413、有源上电极417、有源电极415d、源极电极和漏极电极419a。在根据本公开内容的一个实施方式的驱动晶体管dt中,由于有源下电极413和有源上电极417用作栅极电极,因此驱动晶体管dt被实现为双栅极型晶体管。并且,第一晶体管t1包括栅极电极431、有源电极415s、源极电极和漏极电极。
149.驱动晶体管dt的源极电极通过经由ch43接触孔ch43直接连接至高电位电源线422来实现,并且漏极电极419a通过ch44接触孔ch44连接至第三晶体管t3。在一些情况下,可以省略第三晶体管t3,并且驱动晶体管dt的漏极电极419a可以连接至led元件50的阳极电极。
150.在驱动晶体管dt中,相对于驱动晶体管dt的有源电极415d,有源下电极413设置在下部并且有源上电极417设置在上部,并且有源下电极413和有源上电极417彼此接触。与有源下电极413交叠的帽电极411设置在驱动晶体管dt的有源下电极413下方。有源下电极413和帽电极411彼此交叠以形成电容器cst。
151.驱动晶体管dt的栅极电极413和栅极电极417通过连接电极419c电连接至第一晶体管t1的有源电极415s的源极区或漏极区。连接至驱动晶体管dt的栅极电极413和栅极电极417的第一晶体管t1的源极电极或漏极电极可以不单独设置,并且可以通过将连接电极419c直接连接至第一晶体管t1的有源电极415s来实现。
152.第一晶体管t1的栅极电极431设置在有源电极415s上方并与有源电极415s交叠。
153.驱动晶体管dt的有源上电极417以与图21中包括的驱动晶体管dt的有源上电极317相同的形状实现。源极区和漏极区可以设置在有源上电极417的内部和外部,以便分别接触源极电极和漏极电极。通过经由掺杂在有源电极415d中形成源极区和漏极区,并且将漏极电极和源极电极分别连接至进行导电的有源上电极417的内部和外部,可以实现图21的沟道宽度w大于图21的沟道长度l的驱动晶体管dt。因此,可以增加驱动晶体管dt的驱动电流,可以使驱动电流的分布均匀,并且可以使热集中区域均匀分布,从而可以提高驱动晶体管dt的可靠性。另外,通过将驱动晶体管dt的栅极电极实现为o形,减小了由驱动晶体管dt占据的面积,从而也可以容易地将该驱动晶体管应用于高分辨率显示面板。另外,由于通过将驱动晶体管dt实现为双栅极型晶体管并将帽电极411设置在驱动晶体管dt下方,电容器cst可以形成为与驱动晶体管dt交叠,因此不需要准备用于在子像素中形成电容器cst的单独区域,从而可以减小由像素驱动电路占据的面积。
154.帽电极411形成在基板410上,第一绝缘层412形成在帽电极411上,有源下电极413形成在第一绝缘层412上,第二绝缘层414形成在有源下电极413上,驱动晶体管dt的有源电极415d和第一晶体管dt的有源电极415s形成在第二绝缘层414上,第三绝缘层416形成在有源电极415d和有源电极415s上,驱动晶体管dt的有源上电极417和第一晶体管t1的栅极电极431形成在第三绝缘层416上,并且第四绝缘层418形成在栅极电极417和栅极电极413上。并且,连接电极419c形成在第四绝缘层418上。在这种情况下,第一晶体管t1的有源电极415s的源极区或漏极区与有源下电极413交叠,使得可以形成用于在交叠区中提供连接电极419c的ch41接触孔ch41。
155.ch41接触孔ch41形成在第二绝缘层414、第一晶体管t1的有源电极415s、第三绝缘层416和第四绝缘层418中,以暴露有源下电极413的表面和第一晶体管t1的有源电极415s的侧表面,并且ch42接触孔ch42形成在第四绝缘层418中以暴露有源上电极417。连接电极419c形成为包括ch41接触孔ch41和ch42接触孔ch42,并且连接电极419c与有源下电极413、有源上电极417和第一晶体管t1的有源电极415s接触并电连接。在这种情况下,第一晶体管t1的有源电极415s和驱动晶体管的有源下电极413通过同一接触孔连接为一体,但不限于此,如在图4和图5的结构中一样,第一晶体管t1的有源电极415s和驱动晶体管的有源下电极413可以通过不同的接触孔连接。
156.ch43接触孔ch43和ch44接触孔ch44形成在第三绝缘层416和第四绝缘层418中,以暴露驱动晶体管dt的有源电极415d。ch43接触孔ch43允许驱动晶体管dt的源极电极被接触,并且ch44接触孔ch44允许驱动晶体管dt的漏极电极被接触。驱动晶体管dt的源极电极与通过ch43接触孔ch43的高电位电源线422形成为一体。驱动晶体管dt通过高电位电源线422接收高电位电压vdd。
157.图25是示出根据本公开内容的一个实施方式的像素驱动电路的一部分的平面图。图26是沿图25的e-e’截取的截面图。由于图25是图13和图21的修改实施方式,因此可以简化或解释与图13、图14、图15至图20、图21和图22重复的描述。
158.图25是包括以o形实现的有源上电极的驱动晶体管的平面图。驱动晶体管dt包括有源下电极513、有源上电极517、有源电极515d、源极电极和漏极电极519a。在根据本公开内容的一个实施方式的驱动晶体管dt中,由于有源上电极517用作源极电极并且有源下电极513用作栅极电极,因此驱动晶体管dt被实现为底栅极型晶体管。并且,第一晶体管t1包括栅极电极531、有源电极515s、源极电极和漏极电极。
159.驱动晶体管dt的有源上电极517通过经由ch52接触孔ch52和ch53接触孔ch53连接至高电位电源线522来实现,并且漏极电极519a通过ch54接触孔ch54连接至第三晶体管t3。在一些情况下,可以省略第三晶体管t3,并且驱动晶体管dt的漏极电极519a可以连接至led元件50的阳极电极。
160.在驱动晶体管dt中,相对于驱动晶体管dt的有源电极515d,有源下电极513设置在下部并且有源上电极517设置在上部。与有源下电极交叠的帽电极511设置在驱动晶体管dt的有源下电极513下方。有源下电极513和帽电极511彼此交叠以形成电容器cst。
161.驱动晶体管dt的有源下电极513通过连接电极519c电连接至第一晶体管t1的有源电极515s的源极区或漏极区。连接至驱动晶体管dt的有源下电极513的第一晶体管t1的源极电极或漏极电极可以不单独设置,并且可以通过将连接电极519c直接连接至第一晶体管
t1的有源电极515s来实现。并且,第一晶体管t1的栅极电极531设置在有源电极515s上方并与有源电极515s交叠。
162.驱动晶体管dt的有源上电极517以与图21中包括的驱动晶体管dt的有源上电极317相同的形状实现。源极区和漏极区可以设置在有源上电极517的内部和外部,以便分别接触源极电极和漏极电极。通过经由掺杂在有源电极515d中形成源极区和漏极区,并且将漏极电极和源极电极分别连接至进行导电的有源上电极517的内部和外部,可以实现沟道宽度大于沟道长度的驱动晶体管dt。因此,可以增加驱动晶体管dt的驱动电流,可以使驱动电流的分布均匀,并且可以使热集中区域均匀分布,从而可以提高驱动晶体管dt的可靠性。另外,通过将驱动晶体管dt的栅极电极实现为o形,减小了由驱动晶体管dt占据的面积,从而也可以容易地将该驱动晶体管应用于高分辨率显示面板。另外,由于通过将帽电极511设置在驱动晶体管dt下方,电容器cst可以形成为与驱动晶体管dt交叠,因此不需要准备用于在子像素中形成电容器cst的单独区域,从而可以减小由像素驱动电路占据的面积。
163.帽电极511形成在基板510上,第一绝缘层512形成在帽电极511上,有源下电极513形成在第一绝缘层512上,第二绝缘层514形成在有源下电极513上,驱动晶体管dt的有源电极515d和第一晶体管dt的有源电极515s形成在第二绝缘层514上,第三绝缘层516形成在有源电极515d和有源电极515s上,驱动晶体管dt的有源上电极517和第一晶体管t1的栅极电极531形成在第三绝缘层516上,并且第四绝缘层518形成在栅极电极517和栅极电极513上。并且,连接电极519c形成在第四绝缘层518上。在这种情况下,第一晶体管t1的有源电极515s的源极区或漏极区与有源下电极513交叠,使得可以形成用于在交叠区中提供连接电极519c的ch51接触孔ch51。
164.ch51接触孔ch51形成在第二绝缘层514、第一晶体管t1的有源电极515s、第三绝缘层516和第四绝缘层518中,以暴露有源下电极513的表面和第一晶体管t1的有源电极515s的侧表面。连接电极519c形成为包括ch51接触孔ch51,并且连接电极519c与有源下电极513和第一晶体管t1的有源电极515s接触并电连接。
165.ch52接触孔ch52和ch54接触孔ch54形成在第三绝缘层516和第四绝缘层518中,以暴露驱动晶体管dt的有源电极515d。ch52接触孔ch52允许驱动晶体管dt的源极电极被接触,并且ch54接触孔ch54允许驱动晶体管dt的漏极电极被接触。驱动晶体管dt的源极电极与通过ch52接触孔ch52的高电位电源线522形成为一体。驱动晶体管dt通过高电位电源线522接收高电位电压vdd。并且,ch53接触孔ch53形成在第四绝缘层518中以暴露驱动晶体管dt的有源上电极517。高电位电源线522通过从该线分支的电极与有源上电极517接触。通过将驱动晶体管dt的源极电极形成为o形结构,并且使该源极电极在驱动晶体管dt的有源电极515d上方并与有源电极515d交叠,可以实现驱动晶体管dt的图21的沟道宽度w比图21的沟道长度l长。因此,驱动晶体管dt可以生成高电流。
166.至此,已经描述了根据本公开内容的一个实施方式的制造像素驱动电路的一些部件的方法。
167.在根据本公开内容的一个实施方式的显示面板中,显示面板包括:基板;在基板上方并包括源极区、漏极区和沟道区的有源电极;以及在有源电极上方呈弯曲形状的有源上电极。有源上电极和有源电极的沟道区可以彼此交叠,并且沟道区可以具有与有源上电极相同的形状。因此,包括在显示面板中的驱动元件可以生成高驱动电流,并且可以提高像素
中的集成度。
168.根据本公开内容的另一特征,显示面板还可以包括在基板下方的下电极以及在基板与有源电极之间的有源下电极,并且下电极和有源下电极可以彼此交叠以被实现为电容器。
169.根据本公开内容的另一特征,显示面板还可以包括在基板与有源电极之间的下电极,并且有源上电极与有源下电极可以通过连接电极彼此连接以被实现为双栅极型晶体管。
170.在根据本公开内容的一个实施方式的显示面板中,显示面板包括:包括源极区、漏极区和沟道区的有源电极;在有源电极上方、与有源电极交叠且以弯曲形状实现的有源上电极;以及在有源电极下方并与有源电极交叠的有源下电极。有源上电极和有源下电极用作源极电极、漏极电极或栅极电极。因此,包括在显示面板中的驱动元件可以生成高驱动电流并且可以提高像素中的集成度。
171.在根据本公开内容的一个实施方式的显示面板中,显示面板包括:基板;在基板上方的下电极;在下电极上方并包括源极区、漏极区和沟道区的有源电极;接触有源电极的漏极区的漏极电极;在有源电极上方的源极电极或上栅极电极;以及在有源电极下方的有源下电极。并且,下电极、有源下电极和有源电极的沟道区彼此交叠,并且源极电极或上栅极电极以弯曲形状实现。因此,包括在显示面板中的驱动元件可以生成高驱动电流,并且可以提高像素中的集成度。
172.根据本公开内容的另一特征,下电极和有源下电极可以彼此交叠以被实现为电容器。
173.根据本公开内容的另一特征,上栅极电极和有源下电极可以通过连接电极彼此连接以被实现为双栅极型晶体管。
174.根据本公开内容的另一特征,源极电极或上栅极电极可以与有源电极交叠,有源电极具有不与源极电极或上栅极电极交叠的区域,并且有源电极的非交叠区域可以被划分成两个区域:源极电极或上栅极电极的弯曲形状的内部区域以及弯曲形状的外部区域。并且,有源电极的内部区域可以是漏极区,并且有源电极的外部区域可以是源极区。
175.根据本公开内容的另一特征,弯曲形状可以被注入为u形或o形。
176.根据本公开内容的另一特征,显示面板还可以包括led元件和提供高电位电压的高电位电源线,源极电极可以与高电位电源线实现为一体,并且漏极电极可以连接至led元件。
177.根据本公开内容的另一特征,高电位电源线可以分支成与弯曲形状的源极电极接触。
178.在根据本公开内容的一个实施方式的薄膜晶体管中,薄膜晶体管包括:包括源极区、漏极区和沟道区的有源电极;在有源电极上方并与有源电极交叠的电极;以及在有源电极下方并与有源电极交叠的电极。并且,在有源电极下方的电极是栅极电极,并且在有源电极上方的电极以弯曲形状实现以用作源极电极或栅极电极。因此,薄膜晶体管可以生成高驱动电流。
179.根据本公开内容的另一特征,沟道区可以是与有源电极上方的电极交叠的区域。
180.根据本公开内容的另一特征,沟道区可以具有宽度和长度,并且沟道区的宽度可
以大于沟道区的长度。
181.根据本公开内容的另一特征,有源电极上方的电极和有源电极下方的电极可以彼此连接。
182.根据本公开内容的另一特征,以弯曲形状实现的电极可以是u形或o形。并且,以弯曲形状实现的电极可以将有源电极划分成两个区域。
183.根据本公开内容的另一特征,有源电极上方的电极可以是源极电极,并且有源电极下方的电极可以是栅极电极。
184.尽管以上已经参照附图更详细地描述了本公开内容的实施方式,但是本公开内容不必限于这些实施方式,并且在不脱离本公开内容的技术精神的情况下,可以在该范围内进行各种修改。因此,本公开内容中公开的实施方式不旨在限制本公开内容的技术精神,而是要进行解释,并且本公开内容的技术精神的范围不受这些实施方式限制。因此,应当理解,上述实施方式在所有方面都是说明性的而不是限制性的。本公开内容的保护范围应当由权利要求来解释,并且在与其等同的范围内的所有技术思想应当被解释为包括在本公开内容的范围内。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1