一次性可编程记忆体装置的制作方法

本案是关于一种半导体装置，特别是关于一种包括反熔丝结构的一次性可编程(otp)记忆体装置。

背景技术：

一次性可编程(one-time-programmable；otp)记忆体装置是一种可一次编程以将关键信息永久储存在半导体装置中的记忆体装置。otp记忆体装置包括电熔丝及电反熔丝。电熔丝在编程后提供减小的装置电阻。电反熔丝在编程后提供增加的装置电阻。

技术实现要素：

一次性可编程记忆体装置包括场效晶体管及半导体-绝缘体-金属(sim)反熔丝结构。场效晶体管包括源极区域、漏极区域、栅极介电质及栅电极。场效晶体管位于基板上。sim反熔丝结构包括漏极区域、漏极侧金属材料部分及反熔丝介电层。漏极区域组成第一节点。漏极侧金属材料部分组成与第一节点间隔的第二节点。反熔丝介电层位于第一节点与第二节点之间。

附图说明

当结合随附附图阅读时，将自下文的详细描述最佳地理解本揭示案的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。

图1a至图1d是根据本揭示案的第一实施例的一次性可编程(otp)记忆体装置的第一示例性结构的形成期间的顺序竖直横截面视图；

图1e是根据本揭示案的第一实施例的第一示例性结构的第一替代实施例的竖直横截面视图；

图1f是根据本揭示案的第一实施例的第一示例性结构的第二替代实施例的竖直横截面视图；

图1g是根据本揭示案的第一实施例的第一示例性结构的第三替代实施例的竖直横截面视图；

图2a至图2d是根据本揭示案的第二实施例的otp记忆体装置的第二示例性结构的形成期间的顺序竖直横截面视图；

图2e是根据本揭示案的第二实施例的第二示例性结构的第二替代实施例的竖直横截面视图；

图2f是根据本揭示案的第二实施例的第二示例性结构的第二替代实施例的竖直横截面视图；

图2g是根据本揭示案的第一实施例的第二示例性结构的第三替代实施例的竖直横截面视图；

图3a至图3e是根据本揭示案的第三实施例的包括otp记忆体装置的第三示例性结构的各个实施例的竖直横截面视图；

图4a至图4d是根据本揭示案的第四实施例的包括otp记忆体装置的第四示例性结构的各个实施例的竖直横截面视图；

图5a与图5b是根据本揭示案的第五实施例的包括otp记忆体装置的第五示例性结构的各个实施例的竖直横截面视图；

图6是根据本揭示案的第六实施例的包括otp记忆体装置的第六示例性结构的竖直横截面视图；

图7a与图7b是根据本揭示案的第七实施例的包括otp记忆体装置的第七示例性结构的各个实施例的竖直横截面视图；

图8a至图8c是根据本揭示案的第八实施例的包括otp记忆体装置的第八示例性结构的形成期间的顺序竖直横截面视图；

图9a至图9d是根据本揭示案的第九实施例的otp记忆体装置的形成期间的第九示例性结构的顺序竖直横截面视图；

图10a与图10b是根据本揭示案的第十实施例的包括otp记忆体装置的第十示例性结构的各个实施例的竖直横截面视图；

图11a与图11b是根据本揭示案的第十一实施例的包括otp记忆体装置的第十一示例性结构的各个实施例的竖直横截面视图；

图12a是根据本揭示案的一实施例的未编程的离散otp记忆体装置的电路示意图；

图12b是根据本揭示案的一实施例的经编程的离散otp记忆体装置的电路示意图；

图13是根据本揭示案的一实施例的otp记忆体装置的二维阵列的电路示意图；

图14是根据本揭示案的一实施例的32×2位元单元区块的电路示意图，其中otp记忆体装置中的每一对共享相应的源极线；

图15是根据本揭示案的一实施例的图14的32×2位元单元区块的另一电路示意图，其中明确绘示了控制开关；

图16是根据本揭示案的一实施例绘示的用于形成otp记忆体装置的一组处理步骤的第一流程图；

图17是根据本揭示案的一实施例绘示的用于形成otp记忆体装置的一组处理步骤的第二流程图；

图18是根据本揭示案的一实施例绘示的用于形成otp记忆体装置的一组处理步骤的第三流程图；

图19是根据本揭示案的一实施例绘示的用于形成otp记忆体装置的一组处理步骤的第四流程图；

图20是根据本揭示案的一实施例绘示的用于形成otp记忆体装置的一组处理步骤的第五流程图；

图21是根据本揭示案的一实施例绘示的用于形成otp记忆体装置的一组处理步骤的第六流程图。

【符号说明】

8:基板

9:基板半导体层

10:半导体材料部分

12:浅沟槽隔离结构

32:源极区域

34:漏极区域

42:源极侧金属材料部分

44:漏极侧金属材料部分

50:栅极堆叠

52:栅极堆叠

56:介电栅极间隔物

59:光阻剂层

60:反熔丝介电层

62:蚀刻终止介电层

70:接触级介电层

70a:下部接触级介电层

70b:上部接触级介电层

72:源极侧接触通孔结构

74:漏极侧接触通孔结构

74a:下部漏极侧接触通孔结构

74b:上部漏极侧接触通孔结构

80:第一线级介电层

82:第一线级源极侧线结构

84:第一线级漏极侧线结构

86:额外第一线级金属线结构

90:第一通孔级介电层

90a:下部第一通孔级介电层

90b:上部第一通孔级介电层

94:第一通孔级金属通孔结构

94a:下部第一通孔级金属通孔结构

94b:上部第一通孔级金属通孔结构

96:额外第一通孔级金属通孔结构

100:第二线级介电层

104:第二线级金属线结构

106:额外第二线级金属通孔结构

110:第(n-1)通孔级介电层

114:第(n-1)通孔级金属通孔结构

120:第n线级介电层

124:第n线级金属线结构

126:额外第n线级金属线结构

130:第n通孔级介电层

130a:下部第n通孔级介电层

130b:上部第n通孔级介电层

134:第n通孔级金属通孔结构

134a:下部第n通孔级金属通孔结构

134b:上部第n通孔级金属通孔结构

136:额外第n通孔级金属通孔结构

140:第(n+1)线级介电层

144:第(n+1)线级金属线结构

146:额外第(n+1)线级金属通孔结构

1600:第一流程图

1610:步骤

1620:步骤

1630:步骤

1700:第二流程图

1710:步骤

1720:步骤

1730:步骤

1740:步骤

1750:步骤

1800:第三流程图

1810:步骤

1820:步骤

1830:步骤

1840:步骤

1850:步骤

1900:第四流程图

1910:步骤

1920:步骤

1930:步骤

1940:步骤

1950:步骤

2000:第五流程图

2010:步骤

2020:步骤

2030:步骤

2040:步骤

2050:步骤

2100:第六流程图

2110:步骤

2120:步骤

2130:步骤

具体实施方式

以下揭示内容提供许多不同实施例或实例，以便实施所提供的标的的不同特征。下文描述部件及布置的特定实例以简化本揭示案。当然，此等仅为实例且不欲为限制性。举例而言，在下文的描述中，第一特征形成于第二特征上方或第二特征上可包括将第一特征与第二特征形成为直接接触的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简化与清楚目的，且本身并不指示所论述的各实施例及/或配置之间的关系。

此外，为了便于描述，本文可使用空间相对性术语(诸如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”及类似者)来描述诸图中所图示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。除非另有明确说明，否则假定具有相同元件符号的每个元件具有相同的材料组成且具有相同厚度范围内的厚度。

本揭示案大体上是关于半导体装置，且特定言之是关于一种包括反熔丝结构的一次性可编程(otp)记忆体装置及形成此记忆体装置的方法。本揭示案大体上是关于半导体装置及形成半导体装置的方法，该些半导体装置包括位于相同soi基板上且具有不同主体区域厚度的绝缘体上半导体(semiconductor-on-insulator；soi)场效晶体管。soi基板的顶部半导体层可被图案化为由浅沟槽隔离结构横向围绕的多个主体区域。可使用经图案化的氧化遮罩结构与氧化未遮罩的主体区域的上部的氧化制程的组合或使用经图案化的蚀刻遮罩结构与蚀刻未遮罩的主体区域的上部的蚀刻制程的组合来选择性地薄化不同的主体区域。下文将详细论述其各个实施例。

大体而言，反熔丝结构包括可导电的第一节点及第二节点，以及位于第一节点与第二节点之间的反熔丝介电层。若反熔丝介电层为完整结构而无任何从中穿过的断裂，则反熔丝结构处于高电阻状态，或处于“未编程状态”。若因第一节点与第二节点之间施加高压偏压而使反熔丝介电层断裂或受到干扰，则第一节点或第二节点的导电材料填充此断裂或干扰，以提供穿过断裂或干扰的反熔丝介电层的导电路径。在此情况下，反熔丝结构处于低电阻状态，或处于“已编程状态”。

图1a至图1d是根据本揭示案的第一实施例的一次性可编程(otp)记忆体装置的第一示例性结构的形成期间的顺序竖直横截面视图。参看图1a，绘示根据本揭示案的第一实施例的用于形成一次性可编程(otp)记忆体装置的第一示例性结构。第一示例性结构包括基板8，此基板8包括基板半导体层9。基板半导体层9包含半导体材料，诸如单晶硅。

可在基板8上形成晶体管，此晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52。源极区域32与漏极区域34可形成于基板半导体层9内，或可形成于半导体材料部分10中，诸如在基板半导体层9内形成的掺杂阱。介电栅极间隔物56可横向围绕栅电极52及/或可接触基板8的顶表面。浅沟槽隔离结构12可形成于基板8中，且可横向围绕场效晶体管的区域。

在一说明性实例中，半导体材料区域10可具有第一导电类型(诸如p型或n型)，及基板半导体层9可具有第一导电类型或第二导电类型的掺杂，第二导电类型与第一导电类型相对。或者，可使用三阱配置，其中半导体材料部分10是具有第一导电类型的掺杂的掺杂阱，且可形成于另一掺杂阱(未图示)中，此另一掺杂阱具有第二导电类型的掺杂且形成于基板半导体层9中，此基板半导体层9可具有第一导电类型的掺杂。大体而言，在源极区域32与半导体材料部分10之间形成第一p-n接合区，及在漏极区域34与半导体材料部分10之间形成第二p-n接合区。因此，半导体材料部分10包括场效晶体管的主体区域。

参看图1b，可通过在漏极区域34上方及栅极堆叠(50、52)上方沉积介电材料层，通过在介电材料层上方涂覆及图案化光阻剂层，以及通过透过介电材料层转印光阻剂层中的图案来形成反熔丝介电层60。随后可例如通过灰化移除光阻剂层。介电材料层的剩余部分包括反熔丝介电层60。反熔丝介电层60的横向范围可覆盖漏极区域34的实体暴露的顶表面的全部，或可仅覆盖漏极区域34的实体暴露的顶表面中的一部分。在一替代实施例中，可在漏极侧金属材料部分的图案化期间的后续处理步骤处执行将介电材料层图案化为反熔丝介电层60。

根据本揭示案的一实施例，漏极区域34可组成一次性可编程(otp)记忆体装置的第一节点，且可在漏极区域34的顶表面上直接形成反熔丝介电层60。反熔丝介电层60用作电极间介电质，电极间介电质可用作绝缘结构，直至跨越其施加阈值电压(为最小编程电压)。在当跨越施加的电压超过阈值电压时发生的介电击穿之后，反熔丝介电层60用作电阻材料部分。因此，反熔丝介电层60包括在编程步骤期间在施加编程电压之后可具有介电击穿的材料。

反熔丝介电层60可包括介电材料，诸如氧化硅、氮氧化硅、氮化硅、氮碳化硅、介电金属氧化物，或上述的堆叠或组合。用于反熔丝介电层60的其他适宜介电材料属于本揭示案涵盖的范畴内。在一个实施例中，反熔丝介电层60可包括与栅极介电质50的介电材料不同的介电材料。在一个实施例中，反熔丝介电层60可包括金属氧化物介电材料，金属氧化物介电材料包括诸如氧化钛的氧化物空位以促进编程期间的介电击穿。在另一实施例中，反熔丝介电层60可包括氧化硅。反熔丝介电层60的厚度可处于1nm至10nm的范围内，诸如2nm至4nm，但亦可使用较小及较大的厚度。

参看图1c，可在源极区域32及反熔丝介电层60(接着形成于漏极区域34上)上沉积金属材料部分(42、44)。举例而言，可在整个第一示例性结构上方沉积金属材料层，且可在金属材料层上方施加及图案化光阻剂层(未图示)以形成覆盖源极区域32及/或反熔丝介电层60的离散图案化光阻剂材料部分。可执行蚀刻制程(诸如反应离子蚀刻制程)以移除金属材料层的未遮罩部分。留在源极区域32上的金属材料层的一部分包含源极侧金属材料部分42，及留在反熔丝介电层60上的金属材料层的一部分包含漏极侧金属材料部分44。随后可例如通过灰化移除光阻剂材料部分。

或者，可在第一示例性结构上方形成经图案化的光阻剂层(未图示)，此光阻剂层包括源极区域32及反熔丝介电层60的区域中的开口，以及可例如通过物理气相沉积(physicalvapordeposition；pvd)各向异性地沉积金属材料。可沉积在源极区域32上的金属材料的一部分包含源极侧金属材料部分42，及可沉积在反熔丝介电层60上的金属材料的一部分包含漏极侧金属材料部分44。可例如通过剥离制程来移除光阻剂层及沉积在光阻剂层上方的金属材料的多部分。

在一个实施例中，源极侧金属材料部分42及漏极侧金属材料部分44可包括扩散阻障金属材料，扩散阻障金属材料可阻止金属扩散至半导体材料中。举例而言，源极侧金属材料部分42及漏极侧金属材料部分44可包括至少一种导电金属氮化物材料，诸如tin、tan、wn、tic、tac及/或wc。其他适宜金属材料属于本揭示案涵盖的范畴内。

或者，源极侧金属材料部分42及漏极侧金属材料部分44可包括金属-半导体合金，诸如金属硅化物(诸如硅化钛、硅化钨、硅化钴、硅化镍、硅化铂等)、金属锗化物及/或金属锗硅化物。在此实施例中，源极侧金属材料部分42及漏极侧金属材料部分44的材料可沉积为金属-半导体合金，或可沉积在至少一个半导体层及至少一个金属层的层堆叠中，且可随后通过执行退火制程转化为金属-半导体合金。

漏极侧金属材料部分44可用作反熔丝结构的第二节点。在此实施例中，反熔丝结构(34、60、44)包括第一节点、反熔丝介电层60及第二节点，第一节点包括漏极区域34，第二节点包含漏极侧金属材料部分44。在一个实施例中，源极侧金属材料部分42与漏极侧金属材料部分44可具有相同的材料组合物及相同的厚度，厚度可处于2nm至60nm的范围内，诸如5nm至30nm，但亦可使用较小及较大的厚度。在另一实施例中，源极侧金属材料部分42与漏极侧金属材料部分44可具有不同的材料组合物。

在一个实施例中，反熔丝介电层60可具有与漏极侧金属材料部分44的横向范围相比较大或相同的横向范围。反熔丝介电层60可至少自介电栅极间隔物56的外部侧壁横向延伸至浅沟槽隔离结构12的顶表面的边缘。在一个实施例中，在沉积漏极侧金属材料部分44的金属材料之后，可使用相同的图案化遮罩(诸如经图案化的光阻剂层)执行漏极侧金属材料部分44及反熔丝介电层60的图案化。在此实施例中，漏极侧金属材料部分44与反熔丝介电层60可具有相同的横向范围。反熔丝介电层60的顶表面的周边可与漏极侧金属材料部分44的底表面的周边一致。

参看图1d，可在栅极堆叠(50、52)、源极侧金属材料部分42及漏极侧金属材料部分44上方沉积层间介电(interlayerdielectric；ild)材料层。ild材料层是指内部形成有任何金属互连结构的任何介电材料层，金属互连结构可为金属通孔结构、金属线结构或整合的线与通孔结构。在栅极堆叠(50、52)、源极侧金属材料部分42及漏极侧金属材料部分44上方沉积的ild材料层在本文中称为接触级介电层70。接触级介电层70可包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、碳氮化硅或本技术领域中已知的其他ild介电材料。

可通过化学气相沉积(chemicalvapordeposition；cvd)或通过旋涂来沉积接触级介电层70。接触级介电层70的顶表面可形成为平坦的水平表面(在使用旋涂来沉积接触级介电层70的实施例中)，或可通过诸如化学机械平坦化(chemicalmechanicalplanarization；cmp)制程的平坦化制程来平坦化。可在包括栅电极52的顶表面的水平面上方形成接触级介电层70的顶表面。接触级介电层70的厚度可处于200nm至600nm的范围内，但亦可使用较小及较大的厚度。

可在接触级介电层70上方涂覆光阻剂层(未图示)，且可微影图案化光阻剂层以在覆盖源极侧金属材料部分42、漏极侧金属材料部分44或栅极堆叠(50、52)的区域中形成开口。可执行各向异性蚀刻制程以在光阻剂层中的开口下方的区域中形成通孔腔。源极侧金属材料部分42、漏极侧金属材料部分44或栅电极52的顶表面可在每个通孔腔的底部处实体暴露。随后可例如通过灰化移除光阻剂层。

可在通孔腔中沉积至少一个导电材料。至少一种导电材料可包括例如金属阻障材料层(诸如tin、tan、wn、tic、tac及/或wc的层)及金属填充材料(诸如w、cu、co、mo、ru或上述的组合)。其他适宜导电及金属填充材料属于本揭示案涵盖的范畴内。至少一种导电材料的过量部分可通过诸如化学机械平坦化(cmp)制程及/或凹槽蚀刻制程的平坦化制程自包括接触级介电层70的顶表面的水平面上方移除。

至少一种导电材料的剩余部分包括源极侧接触通孔结构72、漏极侧接触通孔结构74及栅极接触通孔结构(未图示)，源极侧接触通孔结构72接触源极侧金属材料部分42的顶表面，漏极侧接触通孔结构74接触漏极侧金属材料部分44的顶表面，栅极接触通孔结构接触栅电极52的顶表面。源极侧接触通孔结构72、漏极侧接触通孔结构74及栅极接触通孔结构中的每一者可具有位于与接触级介电层70的顶表面相同的水平面内的相应顶表面。

可在接触级介电层70上方形成另一ild材料层，此ild材料层在本文中称为第一线级介电层80。第一线级介电层80可包括可用于接触级介电层70的任何ild介电材料。第一线级介电层80的ild介电材料可为多孔或无孔。第一线级介电层80的厚度可处于100nm至300nm的范围内，但亦可使用较小及较大的厚度。

可例如通过在第一线级介电层80上方涂覆及图案化光阻剂层(未图示)及通过各向异性蚀刻制程透过第一线级介电层80转印光阻剂层中的图案来在第一线级介电层80中形成线腔。可在线腔中沉积至少一种导电材料(诸如金属阻障衬垫及金属填充材料)以形成各个金属线结构，金属线结构包括第一线级源极侧线结构82、第一线级漏极侧线结构84及第一线级栅极连接线结构(未图示)，第一线级源极侧线结构82接触源极侧接触通孔结构72，第一线级漏极侧线结构84接触漏极侧接触通孔结构74，第一线级栅极连接线结构接触栅极接触通孔结构。

在图1d的第一示例性otp记忆体装置中，反熔丝结构(34、60、44)包括第一节点，反熔丝介电层60位于第一节点上及上方。反熔丝结构亦包括位于反熔丝介电层60上及上方的第二节点。第一节点包括漏极区域34，及第二节点包含漏极侧金属材料部分44，此漏极侧金属材料部分与第一节点(亦即，漏极区域34)竖直间隔。反熔丝介电层60位于第一节点(亦即，漏极区域34)与第二节点(亦即，漏极侧金属材料部分44)之间。

源极侧金属材料部分42包含与漏极侧金属材料部分44相同的金属材料，且可具有与漏极侧金属材料部分44相同的厚度。源极侧金属材料部分42电接触源极区域32的顶表面。源极侧接触通孔结构72电接触源极侧金属材料部分42的顶表面。漏极侧接触通孔结构74电接触漏极侧金属材料部分44的顶表面。诸如接触级介电层70的ild材料层横向围绕且内部形成有源极侧金属材料部分42、漏极侧金属材料部分44、源极侧接触通孔结构72、漏极侧接触通孔结构74及栅电极52。

漏极侧金属材料部分44可具有与漏极侧接触通孔结构74相比较大的横向范围，及源极侧金属材料部分42可具有与源极侧接触通孔结构72相比较大的横向范围。源极侧接触通孔结构72及漏极侧接触通孔结构74可在与接触级介电层70的顶表面相同的水平面内具有相应顶表面。

参看图1e，根据本揭示案的第一实施例的第一示例性结构的第一替代实施例可通过图案化反熔丝介电层60的顶表面的周边内部的漏极侧金属材料部分44而自图1d的第一示例性结构得出。在此实施例中，反熔丝介电层60可具有与漏极侧金属材料部分44的横向范围相比较大的横向范围。反熔丝介电层60的顶表面的周边可自漏极侧金属材料部分44的底表面的周边向外横向偏移。

参看图1f，根据本揭示案的第一实施例的第一示例性结构的第二替代实施例可通过在与反熔丝介电层60的区域相比较大的区域上方形成漏极侧金属材料部分44而自图1d的第一示例性结构得出。在此实施例中，反熔丝介电层60可具有与漏极侧金属材料部分44的横向范围相比较小的横向范围。可通过使用横向围绕反熔丝介电层60的蚀刻终止介电层62提供反熔丝介电层60的较小范围。举例而言，可通过沉积及图案化蚀刻终止介电材料来在漏极区域34上方形成蚀刻终止介电层62，此蚀刻终止介电层62包括与反熔丝介电层60的材料相比较高的介电击穿电场强度。蚀刻终止介电层62可形成有开口，此开口具有与漏极区域34的实体暴露表面的面积相比较小的面积。可在蚀刻终止介电层62中的开口中沉积具有较低介电击穿电场强度的介电材料以形成反熔丝介电层60。举例而言，具有较低介电击穿电场强度的介电材料可保形地沉积以填充开口，且可凹入以移除位于蚀刻终止介电层62中的开口外部的部分。在此实施例中，反熔丝介电层60可完全位于穿过蚀刻终止介电层62的开口内。在一说明性实施例中，蚀刻终止介电层62可包括介电金属氧化物，及反熔丝介电层60可包括氧化硅。

参看图1g，根据本揭示案的第一实施例的第一示例性结构的第三替代实施例可通过图案化反熔丝介电层60以使得反熔丝介电层60包括周边部分而自图1f的第一示例性结构的第二替代实施例得出，此周边部分延伸到蚀刻终止介电层62中的开口外部且覆盖蚀刻终止介电层62。

参看图1a至图1g，可通过在基板8上形成场效晶体管(fieldeffecttransistor；fet)及通过形成反熔丝结构(34、60、44)来提供一次性可编程(otp)记忆体装置，场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52，反熔丝结构包括第一节点，第一节点包括漏极区域34，反熔丝介电层60位于漏极区域34上及上方。反熔丝结构(34、60、44)进一步包括第二节点，第二节点包含反熔丝介电层60上及上方的漏极侧金属材料部分44。一次性可编程(otp)记忆体装置可包括场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52且位于基板8上。otp记忆体装置进一步包括半导体-绝缘体-金属(sim)反熔丝结构，此sim反熔丝结构包括漏极区域34、漏极侧金属材料部分44及反熔丝介电层60，漏极区域组成第一节点，漏极侧金属材料部分44组成与第一节点间隔的第二节点，反熔丝介电层60位于第一节点与第二节点之间。

图2a至图2d是根据本揭示案的第二实施例的otp记忆体装置的第二示例性结构的形成期间的顺序竖直横截面视图。参看图2a，绘示根据本揭示案的第二实施例的用于形成otp记忆体装置的第二示例性结构。用于形成第二实施例的otp记忆体装置的初始结构可源自与图1a的开始第一示例性结构相同的结构。

参看图2b，可分别在源极区域32的顶表面上及漏极区域34的顶表面上形成源极侧金属材料部分42及漏极侧金属材料部分44。可使用与图1c的处理步骤相同的处理步骤，以形成源极侧金属材料部分42及漏极侧金属材料部分44。漏极侧金属材料部分44可在漏极区域34的顶表面上直接形成漏极侧金属材料部分44。与第一示例性结构形成对比，并未在漏极侧金属材料部分44下方形成反熔丝介电层60。

参看图2c，可通过在漏极侧金属材料部分44上方及栅极堆叠(50、52)上方沉积介电材料层，通过在介电材料层上方涂覆及图案化光阻剂层(未图示)，以及通过透过介电材料层转印光阻剂层中的图案来形成反熔丝介电层60。随后可例如通过灰化移除光阻剂层。介电材料层的剩余部分包括反熔丝介电层60。反熔丝介电层60的横向范围可覆盖漏极侧金属材料部分44的顶表面的全部区域，或可仅覆盖漏极侧金属材料部分44的顶表面的一部分。

根据本揭示案的一实施例，漏极侧金属材料部分44可组成一次性可编程(otp)记忆体装置的第一节点，且可在漏极侧金属材料部分44的顶表面上直接形成反熔丝介电层60。反熔丝介电层60可包括与第一示例性结构(参看例如图1d至图1g)中的反熔丝介电层60相同的材料，且可具有相同的厚度。

参看图2d，可执行图1d的处理步骤以形成接触级介电层70、通孔腔及金属通孔结构，通孔腔竖直地延伸穿过接触级介电层70，金属通孔结构填充通孔腔。在第二实施例中，接触级介电层70的材料包括与反熔丝介电层60的介电材料不同的介电材料。因此，形成于反熔丝介电层60上方的通孔腔并未延伸穿过反熔丝介电层60，但终止于反熔丝介电层60的顶表面上。金属通孔结构可包括源极侧接触通孔结构72、漏极侧接触通孔结构74及栅极接触通孔结构(未图示)，源极侧接触通孔结构72接触源极侧金属材料部分42的顶表面，漏极侧接触通孔结构74接触反熔丝介电层60的顶表面，栅极接触通孔结构接触栅电极52。源极侧接触通孔结构72、漏极侧接触通孔结构74及栅极接触通孔结构中的每一者可具有位于与接触级介电层70的顶表面相同的水平面内的相应顶表面。

可如第一实施例中一般形成第一线级介电层80及内部形成的金属线结构。形成于第一线级介电层80中的金属线结构包括第一线级源极侧线结构82、第一线级漏极侧线结构84及第一线级栅极连接线结构(未图示)，第一线级源极侧线结82构接触源极侧接触通孔结构72，第一线级漏极侧线结构84接触漏极侧接触通孔结构74，第一线级栅极连接线结构接触栅极接触通孔结构。

在图2d的第二示例性otp记忆体装置中，反熔丝结构(44、60、74)包括第一节点，反熔丝介电层60位于第一节点上及上方。第二示例性结构的反熔丝结构(44、60、74)进一步包括第二节点，第二节点位于反熔丝介电层60上及上方。第一节点包括漏极侧金属材料部分44，并且第二节点包括漏极侧接触通孔结构74，漏极侧接触通孔结构44通过反熔丝介电层74与第一节点竖直间隔。反熔丝介电层60位于第一节点(亦即，漏极侧金属材料部分44)与第二节点(亦即，漏极侧接触通孔结构74)之间。

源极侧金属材料部分42包含与漏极侧金属材料部分44相同的金属材料，且可具有与漏极侧金属材料部分44相同的厚度。源极侧金属材料部分42接触源极区域32的顶表面。源极侧接触通孔结构72接触源极侧金属材料部分42的顶表面。漏极侧金属材料部分44可接触漏极区域34的顶表面。漏极侧接触通孔结构74接触反熔丝介电层60的顶表面。诸如接触级介电层70的ild材料层横向围绕且内部形成有源极侧金属材料部分42、漏极侧金属材料部分44、源极侧接触通孔结构72、反熔丝介电层60、漏极侧接触通孔结构74及栅电极52。

漏极侧金属材料部分44可具有与漏极侧接触通孔结构74相比较大的横向范围，并且源极侧金属材料部分42可具有与源极侧接触通孔结构72相比较大的横向范围。源极侧接触通孔结构72及漏极侧接触通孔结构74可在与接触级介电层70的顶表面相同的水平面内具有相应顶表面。

参看图2e，第二示例性结构的第一替代实施例可通过形成反熔丝介电层60以具有与漏极侧接触通孔结构74相同的横向范围而自图2d的第二示例性结构得出。举例而言，漏极侧金属材料部分44的最顶部可包含可氧化金属，诸如钛或钌。从图2b中绘示的结构开始，可省略图2c的处理步骤。因此，可在通孔腔形成之后通过氧化漏极侧金属材料部分44的表面部分来形成反熔丝介电层60。在此实施例中，反熔丝介电层60可具有与漏极侧接触通孔结构74相同的横向范围。在形成源极侧接触通孔结构72、漏极侧接触通孔结构74及栅极接触通孔结构之前，可例如通过保护反熔丝介电层60的遮罩蚀刻制程来移除形成于源极侧金属材料部分42或栅电极52的金属氧化物部分。

参看图2f，第二示例性结构的第二替代实施例可通过在与反熔丝介电层60的区域相比较大的区域上方形成漏极侧接触通孔结构74而自图2d的第二示例性结构得出。在此实施例中，反熔丝介电层60可具有与漏极侧接触通孔结构74的横向范围相比较小的横向范围。可通过使用横向围绕反熔丝介电层60的蚀刻终止介电层62提供反熔丝介电层60的较小范围。举例而言，可通过沉积及图案化蚀刻终止介电材料来在漏极侧金属材料部分44上方形成蚀刻终止介电层62，此蚀刻终止介电层62包括与反熔丝介电层60的材料相比较高的介电击穿电场强度。蚀刻终止介电层62可形成有开口，此开口具有与漏极侧金属材料部分44的实体暴露表面的面积相比较小的面积。可在蚀刻终止介电层62中的开口中沉积具有较低介电击穿电场强度的介电材料以形成反熔丝介电层60。举例而言，具有较低介电击穿电场强度的介电材料可保形地沉积以填充开口，且可凹入以移除位于蚀刻终止介电层62中的开口外部的部分。在此实施例中，反熔丝介电层60可完全位于穿过蚀刻终止介电层62的开口内。在一说明性实施例中，蚀刻终止介电层62可包含介电金属氧化物，及反熔丝介电层60可包含氧化硅。

参看图2g，第二示例性结构的第三替代实施例可通过图案化反熔丝介电层60以使得反熔丝介电层60包括周边部分而自图2f的第二示例性结构的第二替代实施例得出，此周边部分延伸到蚀刻终止介电层62中的开口外部且覆盖蚀刻终止介电层62。

参看图2a至图2g，一次性可编程(otp)记忆体装置可通过以下提供：在基板8上形成场效晶体管(fet)，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52；以及形成反熔丝结构(44、60、74)，此反熔丝结构(44、60、74)包括第一节点，第一节点包含漏极侧金属材料部分44，反熔丝介电层60位于漏极侧金属材料部分44上或上方。反熔丝结构(34、60、44)进一步包括第二节点，第二节点包括位于反熔丝介电层60上或上方的漏极侧接触通孔结构74。第二节点包括形成于通孔腔内的金属通孔结构，此通孔腔延伸穿过覆盖场效晶体管的层间介电材料层(诸如接触级介电层70)。因此，一次性可编程(otp)记忆体装置包括：场效晶体管，包括源极区域32、漏极区域34、栅极介电质50及栅电极52，且位于基板8上。otp记忆体装置进一步包括金属-绝缘体-金属(metal-insulator-metal；mim)反熔丝结构(44、60、74)，此反熔丝结构(44、60、74)包括第一节点(包含漏极侧金属材料部分44)、第二节点(包括漏极侧接触通孔结构74)及反熔丝介电层60，第一节点电连接至漏极区域34，第二节点与第一节点竖直间隔，反熔丝介电层60位于第一节点与第二节点之间，其中第二节点包括金属通孔结构，此金属通孔结构由覆盖基板8的层间介电材料层(诸如接触级介电层70)横向围绕。

在一个实施例中，第一节点包含漏极侧金属材料部分44，此漏极侧金属材料部分44与漏极区域34电接触；及第二节点包括金属通孔结构。在一个实施例中，包含与漏极侧金属材料部分44相同的金属材料的源极侧金属材料部分42接触源极区域32的顶表面。在一个实施例中，金属通孔结构包括漏极侧接触通孔结构74；以及层间介电材料层(诸如接触级介电层70)，此层间介电材料层横向围绕且内部形成有漏极侧金属材料部分44及漏极侧接触通孔结构74，其中金属通孔结构的顶表面位于水平面内，此水平面包括层间介电材料层的顶表面。

在一个实施例中，反熔丝介电层60具有与第二节点(可包括漏极侧接触通孔结构74)的横向范围相比较大或相同的横向范围。在一个实施例中，反熔丝介电层60具有与第二节点(可包括漏极侧接触通孔结构74)的横向范围相比较小的横向范围。

参看图3a，第三示例性结构的第一实施例可通过省略图1b的处理步骤及通过执行图1c的处理步骤及通过执行图1d的处理步骤的子集，直至形成源极侧接触通孔结构72、漏极侧接触通孔结构74及栅极接触通孔结构的制程而自图1a的第一示例性结构得出。

可通过涂覆及图案化介电材料层在漏极侧接触通孔结构74的顶表面上形成反熔丝介电层60。反熔丝介电层60可具有与第一实施例中相同的材料组合物及相同的厚度。随后，可在接触级介电层70及反熔丝介电层60上方形成第一线级介电层80及各个金属线结构。金属线结构包括第一线级源极侧线结构82、第一线级漏极侧线结构84及第一线级栅极连接线结构(未图示)，第一线级源极侧线结构82接触源极侧接触通孔结构72，第一线级漏极侧线结构84接触漏极侧接触通孔结构74，第一线级栅极连接线结构接触栅极接触通孔结构。反熔丝介电层60可具有与第一线级漏极侧线结构84相比较大的横向范围。因此，第三示例性结构的反熔丝结构可包括第一节点(亦即，漏极侧接触通孔结构74)、反熔丝介电层60及第二节点(亦即，第一线级漏极侧线结构84)。

参看图3b，第三示例性结构的第二实施例可通过改变反熔丝介电层60的横向范围以使得反熔丝介电层60具有与第一线级漏极侧线结构84相同的横向范围而自第三示例性结构的第一实施例得出。

参看图3c，第三示例性结构的第三实施例可通过使用横向围绕反熔丝介电层60的蚀刻终止介电层62而自图3a的第三示例性结构的第一实施例得出。举例而言，可通过沉积及图案化蚀刻终止介电材料来在漏极侧接触通孔结构74上方形成蚀刻终止介电层62，此蚀刻终止介电层62包括与反熔丝介电层60的材料相比较高的介电击穿电场强度。蚀刻终止介电层62可形成有开口，此开口具有与随后待形成于其上的第一线级漏极侧线结构84的面积相比较小的面积。可在蚀刻终止介电层62中的开口中沉积具有较低介电击穿电场强度的介电材料以形成反熔丝介电层60。举例而言，具有较低介电击穿电场强度的介电材料可保形地沉积以填充开口，且可凹入以移除位于蚀刻终止介电层62中的开口外部的部分。在此实施例中，反熔丝介电层60可完全位于穿过蚀刻终止介电层62的开口内。在一说明性实施例中，蚀刻终止介电层62可包括介电金属氧化物，及反熔丝介电层60可包括氧化硅。

参看图3d，根据本揭示案的第三实施例的第三示例性结构的第四实施例可通过图案化反熔丝介电层60以使得反熔丝介电层60包括周边部分而自图3c的第三示例性结构的第三实施例得出，此周边部分延伸到蚀刻终止介电层62中的开口外部且覆盖蚀刻终止介电层62。

参看图3e，根据本揭示案的第三实施例的第三示例性结构的第五实施例可通过在覆盖漏极侧接触通孔结构74的线腔内形成反熔丝介电层60而自第三示例性结构的第一实施例得出。在此实施例中，反熔丝介电层60可具有位于漏极侧接触通孔结构74与第一线级漏极侧线结构84之间的水平部分，且可具有位于第一线级介电层80中的通孔腔的侧壁上的竖直延伸部分。

参看图3a至图3e，可通过在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52；及形成反熔丝结构，此反熔丝结构包括第一节点(包括漏极侧接触通孔结构74)、反熔丝介电层60及反熔丝介电层60上及上方的第二节点(包括第一线级漏极侧线结构84)，提供一次性可编程(otp)记忆体装置。第一节点包括形成于通孔腔内的金属通孔结构(包括漏极侧接触通孔结构74)，此通孔腔延伸穿过覆盖场效晶体管的层间介电材料层(诸如接触级介电层70)。第二节点包括形成于通孔腔内的金属通孔结构(包括第一线级漏极侧线结构84)，此通孔腔延伸穿过层间介电材料层(诸如第一线级介电层80)。因此，一次性可编程(otp)记忆体装置可包括：场效晶体管，包括源极区域32、漏极区域34、栅极介电质50及栅电极52，且位于基板8上；以及金属-绝缘体-金属(mim)反熔丝结构(74、60、84)，包括第一节点(包括漏极侧接触通孔结构74)、第二节点(包括第一线级漏极侧线结构84)及反熔丝介电层60，第一节点电连接至漏极区域34，第二节点与第一节点竖直间隔，反熔丝介电层60位于第一节点与第二节点之间，其中第一节点包括金属通孔结构(包括漏极侧接触通孔结构74)，此金属通孔结构由覆盖基板8的层间介电材料层(诸如接触级介电层70)横向围绕。

可在另一层间介电材料层(诸如第一线级介电层80)中形成金属线结构(诸如第一线级漏极侧线结构84)，此金属线结构可形成于金属通孔结构(包括漏极侧接触通孔结构74)及反熔丝介电层60上方，其中第一节点包括金属通孔结构，及第二节点包括金属线结构。因此，第一节点及第二节点中的一者包括金属通孔结构(包括漏极侧接触通孔结构74)，且第一节点及第二节点中的另一者包括金属线结构(包括第一线级漏极侧线结构84)，此金属线结构覆盖金属通孔结构或在金属通孔结构的下面。

在一个实施例中，反熔丝介电层60具有与第二节点(可包括第一线级漏极侧线结构84)的横向范围相比较大或相同的横向范围。在一个实施例中，反熔丝介电层60具有与第二节点(包括第一线级漏极侧线结构84)的横向范围相比较小的横向范围。

参看图4a，第四示例性结构的第一实施例可通过将反熔丝介电层60的形成推迟到第一线级漏极侧线结构84形成之后而自图3a的第三示例性结构得出。在此实施例中，可通过沉积及图案化介电材料层在第一线级漏极侧线结构84的顶表面上直接形成反熔丝介电层60。反熔丝介电层60可具有与第一示例性结构中相同的材料组合物及相同的厚度。可在第一线级介电层80中形成额外第一线级金属线结构86。额外第一线级金属线结构86可为形成于基板8上的各个其他装置提供电互连。

可沉积额外ild材料层，及可在额外ild材料层中形成额外金属互连结构。举例而言，可在第一线级介电层80及反熔丝介电层60上方形成第一通孔级介电层90。第一通孔级介电层90包括介电材料，此介电材料可相对于反熔丝介电层60的材料选择性蚀刻。通孔腔可穿过第一通孔级介电层90形成，且可用至少一种导电材料来填充以形成金属通孔结构。金属通孔结构可包括第一通孔级金属通孔结构94及额外第一通孔级金属通孔结构96，第一通孔级金属通孔结构94接触反熔丝介电层60的顶表面，额外第一通孔级金属通孔结构96接触额外第一线级金属线结构86的顶表面。

可在第一通孔级介电层90上方形成第二线级介电层100。线腔可穿过第二线级介电层100形成，且可用至少一种导电材料来填充以形成金属线结构。金属线结构可包括第二线级金属线结构104及额外第二线级金属通孔结构106，第二线级金属线结构104接触反熔丝介电层94的顶表面，额外第二线级金属通孔结构106接触额外第一通孔级金属通孔结构96的顶表面。

参看图4b，第四示例性结构的第二实施例可通过形成反熔丝介电层60以使得反熔丝介电层60具有与第一通孔级金属通孔结构94的底表面相同的横向范围而自第四示例性结构的第一实施例得出。举例而言，第一线级漏极侧线结构84的最顶部可包括可氧化金属，诸如钛或钌。可通过氧化第一线级漏极侧线结构84的表面部分，在穿过第一通孔级介电层90的通孔腔形成之后形成反熔丝介电层60。在此实施例中，反熔丝介电层60可具有与第一通孔级金属通孔结构94相同的横向范围。在第一通孔级金属通孔结构94及额外第一通孔级金属通孔结构96形成之前，可例如通过保护反熔丝介电层60的遮罩蚀刻制程来移除形成于额外第一线级金属线结构86上的金属氧化物部分。

参看图4c，第四示例性结构的第三实施例可通过使用横向围绕反熔丝介电层60的蚀刻终止介电层62而自图4a的第四示例性结构的第一实施例得出。举例而言，可通过沉积及图案化蚀刻终止介电材料来在第一线级漏极侧线结构84上方形成蚀刻终止介电层62，此蚀刻终止介电层62包括与反熔丝介电层60的材料相比较高的介电击穿电场强度。蚀刻终止介电层62可形成有开口，此开口具有与随后待形成于其上的第一线级漏极侧线结构84的面积相比较小的面积。可在蚀刻终止介电层62中的开口中沉积具有较低介电击穿电场强度的介电材料以形成反熔丝介电层60。举例而言，具有较低介电击穿电场强度的介电材料可保形地沉积以填充开口，且可凹入以移除位于蚀刻终止介电层62中的开口外部的部分。在此实施例中，反熔丝介电层60可完全位于穿过蚀刻终止介电层62的开口内。在一说明性实施例中，蚀刻终止介电层62可包括介电金属氧化物，及反熔丝介电层60可包括氧化硅。

参看图4d，第四示例性结构的第四实施例可通过图案化反熔丝介电层60以使得反熔丝介电层60包括周边部分而自图4c的第四示例性结构的第三实施例得出，此周边部分延伸到蚀刻终止介电层62中的开口外部且覆盖蚀刻终止介电层62。

参看图5a，第五示例性结构的第一实施例可通过将反熔丝介电层60的形成推迟到第二线级漏极侧线结构94形成之后而自图4a的第四示例性结构的第一实施例得出。在此实施例中，可在第一通孔级金属线结构94的顶表面上直接形成反熔丝介电层60。第五示例性结构的额外实施例可通过使用图4b、图4c或图4d的处理步骤形成反熔丝介电层60以相对于第二线级金属线结构104的横向范围改变反熔丝介电层60的横向范围而自第五示例性结构的第一实施例得出。

参看图5b，第五示例性结构的第二实施例可通过在覆盖第一通孔级金属通孔结构94的线腔内部形成反熔丝介电层60而自第五示例性结构的第一实施例得出。在此实施例中，反熔丝介电层60可具有位于第一通孔级金属通孔结构94与第二线级金属线结构104之间的水平部分，且可具有位于第二线级介电层100中的通孔腔的侧壁上的竖直延伸部分。

参看图6，根据本揭示案的第六实施例的第六示例性结构可通过在第n线级金属线结构124(其中n为大于1的正整数)的顶表面上直接形成反熔丝介电层60而自第四示例性结构的第一实施例得出。大体而言，第n线级介电层120可内部形成有第n线级金属线结构124及额外第n线级金属线结构126。可在第n线级介电层120下方提供第(n-1)通孔级介电层110，此第(n-1)通孔级介电层内部形成有第(n-1)通孔级金属通孔结构114。第n线级金属线结构124可经由漏极侧金属材料部分44、第一线级漏极侧线结构84、第一通孔级金属通孔结构94、第(n-1)通孔级金属通孔结构114(在n大于2的实施例中)及任何其他中间金属互连结构电连接至漏极区域34。

在反熔丝介电层60形成之后，可沉积额外ild材料层，且可在额外ild材料层中形成额外金属互连结构。举例而言，可在第n线级介电层120及反熔丝介电层60上方形成第n通孔级介电层130。第n通孔级介电层130包括介电材料，此介电材料可相对于反熔丝介电层60的材料选择性蚀刻。通孔腔可穿过第n通孔级介电层130形成，且可用至少一种导电材料来填充以形成金属通孔结构。金属通孔结构可包括第n通孔级金属通孔结构134及额外第n通孔级金属通孔结构136，第n通孔级金属通孔结构134接触反熔丝介电层60的顶表面，额外第n通孔级金属通孔结构136接触额外第n线级金属线结构126的顶表面。

可在第n通孔级介电层130上方形成第(n+1)线级介电层140。线腔可穿过第(n+1)线级介电层140形成，且可用至少一种导电材料来填充以形成金属线结构。金属线结构可包括第(n+1)线级金属线结构144及额外第(n+1)线级金属通孔结构146，第(n+1)线级金属线结构144接触第n通孔级金属通孔结构134的顶表面，额外第(n+1)线级金属通孔结构146接触额外第n通孔级金属通孔结构136的顶表面。

反熔丝结构包括第一节点、第二节点及反熔丝介电层60，第一节点包括第n线级金属线结构124，第二节点包括第n通孔级金属通孔结构134。第六示例性结构的额外实施例可通过使用图4b、图4c或图4d的处理步骤形成反熔丝介电层60以相对于第n通孔级金属通孔结构134的横向范围改变反熔丝介电层60的横向范围而自图6的第六示例性结构得出。

参看图7a，第七示例性结构的第一实施例可通过在第n通孔级金属通孔结构134(其中n为大于1的正整数)的顶表面上直接形成反熔丝介电层60而自第六示例性结构得出。反熔丝结构包括第一节点、第二节点及反熔丝介电层60，第一节点包括第n通孔级金属通孔结构134，第二节点包括第(n+1)线级金属线结构144。第七示例性结构的额外实施例可通过使用图4b、图4c或图4d的处理步骤形成反熔丝介电层60以相对于第(n+1)线级金属线结构144的横向范围改变反熔丝介电层60的横向范围而自图7a的第七示例性结构的第一实施例得出。

参看图7b，第七示例性结构的第二实施例可通过在覆盖第n通孔级金属通孔结构134的线腔内部形成反熔丝介电层而自第七示例性结构的第一实施例得出。在此实施例中，反熔丝介电层60可具有位于第n通孔级金属通孔结构134与第(n+1)线级金属线结构144之间的水平部分，且可具有位于第(n+1)线级介电层140中的通孔腔的侧壁上的竖直延伸部分。

共同参看图4a至图7b，一次性可编程记忆体装置可通过以下提供：在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52；以及形成反熔丝结构{(84、60、94)、(94、60、104)、(124、60、134)、(134、60、144)}，此反熔丝结构{(84、60、94)、(94、60、104)、(124、60、134)、(134、60、144)}包括第一节点(84、94、124或135)、反熔丝介电层60及反熔丝介电层60上或上方的第二节点(94、104、134或144)，其中第一节点(84、94、124或135)及第二节点(94、104、134或144)中的一者包括形成于通孔腔内的金属通孔结构(94、134)，此通孔腔延伸穿过覆盖场效晶体管的层间介电材料层(90、130)。因此，一次性可编程(otp)记忆体装置可包括：场效晶体管，包括源极区域32、漏极区域34、栅极介电质50及栅电极52，且位于基板8上；以及金属-绝缘体-金属(mim)反熔丝结构，包括第一节点(84、94、124或135)、第二节点(94、104、134或144)及反熔丝介电层60，第一节点(84、94、124或135)电连接至漏极区域34，第二节点(94、104、134或144)与第一节点(84、94、124或135)竖直间隔，反熔丝介电层60位于第一节点(84、94、124或135)与第二节点(94、104、134或144)之间，其中第一节点(84、94、124或134)及第二节点(94、104、134或144)中的一者包括金属通孔结构(94、134)，此金属通孔结构由覆盖基板8的层间介电材料层(90、130)横向围绕。第一节点(84、94、124或134)及第二节点(94、104、134或144)中的另一者包括金属线结构(84、104、124、144)，此金属线结构(84、104、124、144)为金属通孔结构(94、134)的上层或下层。

在一些实施例中，可在金属通孔结构(104、144)及反熔丝介电层60上方形成金属线结构(104、144)，此金属线结构(104、144)形成于另一层间介电(ild)材料层(100、140)中，其中第一节点包括金属通孔结构(94、134)，及第二节点包括金属线结构(104、144)。

在一些其他实施例中，可在金属线结构(94、134)上方形成反熔丝介电层60及金属通孔结构(104、144)，此金属线结构(94、134)形成于另一层间介电(ild)材料层(90、130)中。第一节点包括金属线结构(84、124)，及第二节点包括金属通孔结构(94、134)。

反熔丝介电层60可具有与第二节点(94、104、134或144)的横向范围(亦即，第二节点94、104、134或144)的底表面的横向范围)相比较大、相同或较小的横向范围。

图8a至图8c是根据本揭示案的一实施例的包括otp记忆体装置的第八示例性结构的形成期间的顺序竖直横截面视图。参看图8a，用于形成otp记忆体装置的第八示例性结构可通过在源极侧金属材料部分42及漏极侧金属材料部分44上方形成ild材料层(在本文中称为下部接触级介电层70a)而自图1a的第一示例性结构得出。可平坦化下部接触级介电层70a的顶表面以提供水平顶表面。举例而言，下部接触级介电层70a的顶表面可与栅电极52的顶表面共面。

可在漏极侧金属材料部分44上方直接穿过下部接触级介电层70a形成通孔腔。通孔腔可用至少一种金属材料填充以形成金属通孔结构，此金属通孔结构在本文中称为下部漏极侧接触通孔结构74a。

参看图8b，可使用图1b、图1f或图1g的处理步骤在下部漏极侧接触通孔结构74a的顶表面上形成反熔丝介电层60。可在下部接触级介电层70a及反熔丝介电层60上方沉积另一ild介电层(在本文中称为上部接触级介电层70b)。上部接触级介电层70b包括介电材料，此介电材料可相对于反熔丝介电层60的介电材料选择性蚀刻。

参看图8c，可穿过上部接触级介电层70b形成通孔腔。可执行具有对反熔丝介电层60的材料选择性的蚀刻化学品的各向异性蚀刻制程以形成通孔腔，此通孔腔向下延伸至反熔丝介电层60的顶表面。各向异性蚀刻制程可形成另一通孔腔，此通孔腔竖直延伸至源极侧金属材料部分42的顶表面。或者，可执行额外各向异性蚀刻制程以形成通孔腔，此通孔腔竖直延伸至源极侧金属材料部分42的顶表面，同时覆盖反熔丝介电层60的上部接触级介电层70b的部分由经图案化的光阻剂层(未图示)遮罩，此光阻剂层随后移除。

穿过上部接触级介电层70b及下部接触级介电层70a在腔中沉积至少一种金属材料。可在源极侧金属材料部分42上形成源极侧接触通孔结构72，及可在反熔丝介电层60上形成上部漏极侧接触通孔结构74b。下部接触级介电层70a与上部接触级介电层70b的组合组成接触级介电层70。可在与接触级介电层70的顶表面(亦即，上部接触级介电层70b的顶表面)相同的水平面内形成源极侧接触通孔结构72的顶表面及上部漏极侧接触通孔结构74b的顶表面。随后，可形成第一线级介电层80及内部形成的金属线结构。金属线结构可包括第一线级源极侧线结构82、第一线级漏极侧线结构84及第一线级栅极连接线结构(未图示)，第一线级源极侧线结构82接触源极侧接触通孔结构72，第一线级漏极侧线结构84接触上部漏极侧接触通孔结构74b，第一线级栅极连接线结构接触栅极接触通孔结构。

第八示例性结构包括反熔丝结构(74a、60、74b)，此反熔丝结构(74a、60、74b)包括第一节点、第二节点及反熔丝介电层60，第一节点包括下部漏极侧接触通孔结构74a，第二节点包括上部漏极侧接触通孔结构74b，反熔丝介电层60位于第一节点与第二节点之间。

图9a至图9d是根据本揭示案的第九实施例的otp记忆体装置的形成期间的第九示例性结构的顺序竖直横截面视图。参看图9a，用于形成otp记忆体装置的第九示例性结构可通过修改用于形成反熔丝介电层60的步骤而自图3a的第三示例性结构得出。特定言之，以与第三实施例中相同的方式形成接触级介电层70、源极侧接触通孔结构72及漏极侧接触通孔结构74。

参看图9b，可在接触级介电层70上方涂覆光阻剂层59，且可微影图案化光阻剂层59以在漏极侧接触通孔结构74的区域上方形成开口。漏极侧接触通孔结构74可竖直地凹入以在漏极侧接触通孔结构74的剩余部分上方形成凹腔79，此剩余部分在本文中称为下部漏极侧接触通孔结构74a。凹腔79的深度可处于如图9a的处理步骤处所形成的漏极侧接触通孔结构74的高度的10％至90％的范围内，诸如25％至75％，但亦可使用较小及较大的百分比。随后可例如通过灰化移除光阻剂层59。

参看图9c，可通过沉积及图案化介电材料层在下部漏极侧接触通孔结构74a的顶表面上及在凹腔79的侧壁上形成反熔丝介电层60。反熔丝介电层60可包括在上文先前揭示的任何示例性结构中可用于反熔丝介电层60的任何材料。

参看图9d，可在接触级介电层70上方形成第一线级介电层80。可例如通过在第一线级介电层80上方涂覆及图案化光阻剂层(未图示)及通过各向异性蚀刻制程透过第一线级介电层80转印光阻剂层中的图案来在第一线级介电层80中形成线腔。各向异性蚀刻制程可移除第一线级介电层80的介电材料层的一部分，此部分填充由反熔丝介电层60的侧壁横向围绕的体积。反熔丝介电层60的凹入顶表面及内部侧壁可在由反熔丝介电层60横向围绕的每个腔的底部处实体暴露。

可在第一线级介电层80中的线腔中及在由反熔丝介电层60横向围绕的腔中沉积至少一种导电材料(诸如金属阻障衬垫及金属填充材料)以形成各个金属线结构，金属线结构包括第一线级源极侧线结构82、第一线级漏极侧线结构84及第一线级栅极连接线结构(未图示)，第一线级源极侧线结构82接触源极侧接触通孔结构72，第一线级漏极侧线结构84接触反熔丝介电层60的凹入水平表面及内部侧壁，第一线级栅极连接线结构接触栅极接触通孔结构。第一线级漏极侧线结构84包括向下突出的金属通孔部分，此金属通孔部分填充由反熔丝介电层60横向围绕的腔。第一线级漏极侧线结构84的向下突出的金属通孔部分为金属通孔部分，此金属通孔部分亦称为上部接触级金属通孔结构74b。

参看图10a，用于形成一次性可编程记忆体装置的第十示例性结构的第一实施例可通过在第一通孔级介电层90内形成下部第一通孔级金属通孔结构94a、反熔丝介电层60及上部第一通孔级金属通孔结构94b的组合而自图5a的第五示例性结构得出，此第一通孔级介电层90包括下部第一通孔级介电层90a及上部第一通孔级介电层90b的竖直堆叠。

参看图10b，用于形成一次性可编程记忆体装置的第十示例性结构的第二实施例可通过形成下部第一通孔级金属通孔结构94a、反熔丝介电层60及第二线级金属线结构104的组合而自第九示例性结构得出，第二线级金属线结构104包括向下突出的金属通孔部分，此金属通孔部分填充由反熔丝介电层60横向围绕的凹腔。第二线级金属线结构104的向下突出的金属通孔部分在本文中称为上部第一通孔级金属通孔结构94b。

参看图11a，用于形成一次性可编程记忆体装置的第十一示例性结构的第一实施例可通过在第n通孔级介电层130内形成下部第n通孔级金属通孔结构134a、反熔丝介电层60及上部第n通孔级金属通孔结构134b的组合而自第十示例性结构的第一实施例得出，此第n通孔级介电层130包括下部第n通孔级介电层130a及上部第n通孔级介电层130b的竖直堆叠。可在必要时在第n通孔级介电层130的层级处执行第八实施例的处理步骤，以形成第十一示例性结构的第一实施例。n可为大于1的正整数。

参看图11b，用于形成一次性可编程记忆体装置的第十一示例性结构的第二实施例可通过形成下部第n通孔级金属通孔结构134a、反熔丝介电层60及第(n+1)线级金属线结构144的组合而自第十示例性结构的第二实施例得出，第(n+1)线级金属线结构144包括向下突出的金属通孔部分，此金属通孔部分填充由反熔丝介电层60横向围绕的凹腔。第(n+1)线级金属线结构144的向下突出的金属通孔部分在本文中称为上部第n通孔级金属通孔结构134b。n可为大于1的正整数。

共同参看图8a至图11b，一次性可编程记忆体装置可通过以下提供：在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52；以及形成反熔丝结构{(74a、60、74b)、(94a、60、94b)、(134a、60、134b)}，此反熔丝结构{(74a、60、74b)、(94a、60、94b)、(134a、60、134b)}包括第一节点(74a、94a、134a)、反熔丝介电层60及反熔丝介电层60上或上方的第二节点(74b、94b、134b)，其中第一节点(74a、94a、134a)及第二节点(74b、94b、134b)中的一者或两者包括形成于通孔腔内的金属通孔结构(74a、94a、134a、74b、94b、134b)，此通孔腔延伸穿过覆盖场效晶体管的层间介电材料层(70、90、130)。

在一些实施例中，可通过使金属通孔结构(74、94、134)竖直凹入来形成凹腔。可在金属通孔结构(诸如下部漏极侧接触通孔结构74a、下部第一通孔级金属通孔结构94a或下部第n通孔级金属通孔结构134a)的凹入顶表面上形成反熔丝介电层60。另一金属通孔结构(诸如图8c、图10a或图11a中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)或金属结构的金属通孔部分(诸如图9d、图10b或图11b中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)，此金属结构的金属通孔部分(诸如图9d、图10b或图11b中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)包括凹腔中的金属线结构(诸如图9d、图10b或图11b中的第一线级漏极侧线结构84、第二线级金属线结构104或第(n+1)线级金属线结构144)。

因此，金属-绝缘体-金属(mim)反熔丝结构可包括：场效晶体管，包括源极区域32、漏极区域34、栅极介电质50及栅电极52，且位于基板8上；以及第一节点(74a、94a、134a)、第二节点(74b、94b、134b)及反熔丝介电层60，第一节点(74a、94a、134a)电连接至漏极区域34，第二节点(74b、94b、134b)与第一节点(74a、94a、134a)竖直间隔，反熔丝介电层60位于第一节点(74a、94a、134a)与第二节点(74b、94b、134b)之间，其中第一节点(74a、94a、134a)及第二节点(74b、94b、134b)中的一者或两者包括金属通孔结构(74a、94a、134a、74b、94b、134b)，此金属通孔结构(74a、94a、134a、74b、94b、134b)由覆盖基板8的层间介电材料层(70、90、130)横向围绕。第一节点(74a、94a、134a)及第二节点(74b、94b、134b)中的另一者包括另一金属通孔结构(诸如图8c、图10a或图11a中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)或金属结构的金属通孔部分(诸如图9d、图10b或图11b中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)，此金属结构的金属通孔部分(诸如图9d、图10b或图11b中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)包括金属线结构(诸如图9d、图10b或图11b中的第一线级漏极侧线结构84、第二线级金属线结构104或第(n+1)线级金属线结构144)。

参看图12a，绘示根据本揭示案的一实施例的未编程的离散otp记忆体装置的电路示意图。源极区域32可电连接至源极线sl，此源极线sl可在操作期间电偏压在0v。反熔丝结构的第二节点连接至位元线bl。栅电极52可电连接至字线wlr，此字线wlr具有栅极电阻rwlr。反熔丝结构用作电容器，直流电并未流过此电容器。反熔丝的未编程状态可在逻辑上等效于“0”状态。

参看图12b，绘示根据本揭示案的一实施例的已编程的离散otp记忆体装置的电路示意图。源极区域32可电连接至源极线sl，此源极线sl可在操作期间电偏压在0v。栅电极52可电连接至字线wlr，此字线wlr具有栅极电阻rwlr。已编程的反熔丝结构用作电阻器，当位元线bl偏压在读取电压时，直流电流过此电阻器。反熔丝的未编程状态可在逻辑上等效于“1”状态。

参看图13，绘示根据本揭示案的一实施例的otp记忆体装置的二维阵列，此二维阵列可通过以二维阵列配置形成本揭示案的otp记忆体装置的任何配置的多个实例来提供。可形成多个源极线sli、多个字线wlrj及多个位元线blk。指数i、j及k可为从0开始的非负整数。

参看图14，绘示根据本揭示案的一实施例的32×2位元单元区块的电路示意图，其中otp记忆体装置中的每一对共享相应源极线sli。两个字线及两个位元线可由32记忆体单元的相应组共享。

参看图15，可为图14中绘示的32×2位元单元区块提供各个周边装置。举例而言，可使用位元解码器、源极侧电源电路及位元线侧电源晶体管(诸如ct0及ct1)。

尽管图13至图15绘示可使用本揭示案的otp记忆体装置的二维阵列形成的示例性记忆体阵列，但应理解，本揭示案的otp记忆体装置的阵列可在本技术领域中已知的任何阵列配置中形成。

参看图16，第一流程图1600绘示根据本揭示案的一实施例的用于形成otp记忆体装置的一组处理步骤。参看步骤1610，可在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52，漏极区域34包括反熔丝结构的第一节点。参看步骤1620，可在漏极区域34上形成反熔丝介电层60。参看步骤1630，可在反熔丝介电层60上形成第二节点，此第二节点包括金属材料部分(诸如漏极侧金属材料部分44)。可通过此方法形成图1d至图1g的第一示例性结构的实施例。

参看图17，第二流程图1700绘示根据本揭示案的一实施例的用于形成otp记忆体装置的一组处理步骤。参看步骤1710，可在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52。参看步骤1720，可在漏极区域34上形成漏极侧金属材料部分44，此漏极侧金属材料部分44包括反熔丝结构的第一节点。参看步骤1730，可在漏极侧金属材料部分44上形成反熔丝介电层60。参看步骤1740，可在反熔丝介电层60上方形成层间介电材料层(诸如接触级介电层70)及从中穿过的通孔腔。参看步骤1750，可在通孔腔内形成第二节点，此第二节点包括金属通孔结构(诸如漏极侧接触通孔结构74)。可通过此方法形成图2d至图2g的第二示例性结构。

参看图18，第三流程图1800绘示根据本揭示案的一实施例的用于形成otp记忆体装置的一组处理步骤。参看步骤1810，可在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52。参看步骤1820，可形成第一节点，此第一节点包括金属线结构(84、124)，此金属线结构(84、124)形成于第一层间介电材料层(80、120)中且电连接至漏极区域34。参看步骤1830，可在第一节点上形成反熔丝介电层60。参看步骤1840，可在反熔丝介电层60上方形成第二层间介电材料层(90、130)及从中穿过的通孔腔。参看步骤1850，可在通孔腔内形成第二节点，此第二节点包括金属通孔结构(94、134)。可通过此方法形成图4a至图4d的第四示例性结构及图6的第六示例性结构。

参看图19，第四流程图1900绘示根据本揭示案的一实施例的用于形成otp记忆体装置的一组处理步骤。参看步骤1910，可在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52。参看步骤1920，形成第一节点，此第一节点包括金属通孔结构(74、94、134)，此金属通孔结构(74、94、134)形成于第一层间介电材料层(70、90、130)中且电连接至漏极区域34。参看步骤1930，可在第一节点上形成反熔丝介电层60。参看步骤1940，可在反熔丝介电层60上方形成第二层间介电材料层(80、100、140)及从中穿过的线腔。参看步骤1950，可在通孔腔内形成第二节点，此第二节点包括金属线结构(84、104、144)。可通过此方法形成图3a至图3e的第三示例性结构、图5a与图5b的第五示例性结构及图7a与图7b的第七示例性结构。

参看图20，第五流程图2000绘示根据本揭示案的一实施例的用于形成otp记忆体装置的一组处理步骤。参看步骤2010，可在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52。参看步骤2020，可在场效晶体管上方形成层间介电材料层(70、90、130)及从中穿过的通孔腔。参看步骤2030，可在通孔腔中形成第一节点，此第一节点包括金属通孔结构(74a、94a、134a)且电连接至漏极区域34。参看步骤2040，可在第一节点上形成反熔丝介电层60。参看步骤2050，在反熔丝介电层60上方，第二节点包括另一金属通孔结构(诸如图8c、图10a或图11a中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)或金属结构的金属通孔部分(诸如图9d、图10b或图11b中的上部漏极侧接触通孔结构74b、上部第一通孔级金属通孔结构94b或上部第n通孔级金属通孔结构134b)包括金属线结构(诸如图9d、图10b或图11b中的第一线级漏极侧线结构84、第二线级金属线结构104或第(n+1)线级金属线结构144)。可通过此方法形成图8c的第八示例性结构、图9d的第九示例性结构、图10a与图10b的第十示例性结构及图11a与图11b的第十一示例性结构。

参看图21，第六流程图2100绘示用于形成otp记忆体装置的一组处理步骤，该些处理步骤可用以形成本揭示案的otp记忆体装置中的任何者。参看步骤2110，可在基板8上形成场效晶体管，此场效晶体管包括源极区域32、漏极区域34、栅极介电质50及栅电极52。参看步骤2120，可在漏极区域34或导电材料部分(44、84、124、74、94、134、74a、94a、134a)上沉积反熔丝介电层60，此导电材料部分(44、84、124、74、94、134、74a、94a、134a)形成于漏极区域34上方且电连接至漏极区域34。漏极区域34或导电材料部分(44、84、124、74、94、134、74a、94a、134a)包括反熔丝结构的第一节点。参看步骤2130，在反熔丝介电层60上直接形成反熔丝结构的第二节点(44、84、104、144、74、94、134、74b、94b、134b)。第一节点包括漏极区域34，或第一节点(34、44、84、124、74、94、134、74a、94a、134a)及第二节点(44、84、104、144、74、94、134、74b、94b、134b)中的一者包括形成于通孔腔内的金属通孔结构(74、94、134、74a、94a、134a、74b、94b、134b)，此通孔腔延伸穿过覆盖场效晶体管的层间介电材料层(70、90、130)。

本揭示案的各个实施例提供一种otp记忆体装置，此记忆体装置包括在中段制程(middle-end-of-line；meol)层级或后段制程(back-end-of-line；beol)层级中形成的反熔丝结构。在otp记忆体装置的阵列内对otp记忆体装置的选择可通过相应场效晶体管来实现。由于反熔丝结构是在meol层级中或在beol层级中形成的，前段(front-end-of-line；feol)制程并未受到将otp记忆体装置整合至半导体处理序列中的影响。因此，可避免栅极电阻效应，可使用较低编程电压，电压可在4v至30v的范围内。因此，可减小相邻otp记忆体装置之间的编程干扰免疫性，并且可降低读取电压及可扩大读取过程窗。因此，本揭示案的otp记忆体装置可经由减小装置尺寸来促进记忆体装置的按比例缩小。可提供最小位元单元尺寸及较佳的读取窗。

根据本揭示案的一实施例，可提供一种一次性可编程(otp)记忆体装置，其中此otp记忆体装置包括场效晶体管。场效晶体管包括源极区域、漏极区域、栅极介电质及栅电极，且位于基板上。otp记忆体装置进一步包括半导体-绝缘体-金属(sim)反熔丝结构，其中sim反熔丝结构包括漏极区域、漏极侧金属材料部分及反熔丝介电层，漏极区域组成第一节点，漏极侧金属材料部分组成与第一节点间隔的第二节点，反熔丝介电层位于第一节点与第二节点之间。

根据本揭示案的另一实施例，otp记忆体装置进一步包括源极侧金属材料部分，包含与漏极侧金属材料部分相同的金属材料且接触源极区域的顶表面。

根据本揭示案的另一实施例，otp记忆体装置进一步包括漏极侧接触通孔结构，接触漏极侧金属材料部分的顶表面；以及层间介电材料层，横向围绕且内部形成有漏极侧金属材料部分及漏极侧接触通孔结构。

根据本揭示案的另一实施例，otp记忆体装置，其中漏极侧金属材料部分具有与漏极侧接触通孔结构相比较大的横向范围；以及层间介电材料层横向围绕栅电极；以及漏极侧接触通孔结构具有在与层间介电材料层的顶表面相同的水平面内的顶表面。

根据本揭示案的另一实施例，otp记忆体装置，其中反熔丝介电层具有与漏极侧金属材料部分的横向范围相比较大或相同的横向范围。

根据本揭示案的另一实施例，otp记忆体装置，其中反熔丝介电层具有与漏极侧金属材料部分的横向范围相比较小的横向范围。

根据本揭示案的另一实施例，可提供一种一次性可编程(otp)记忆体装置，其中此otp记忆体装置包括场效晶体管。场效晶体管包括源极区域、漏极区域、栅极介电质及栅电极，且位于基板上。otp记忆体装置进一步包括金属-绝缘体-金属(mim)反熔丝结构，其中mim反熔丝结构包括第一节点、第二节点及反熔丝介电层，第一节点电连接至漏极区域，第二节点与第一节点竖直间隔，反熔丝介电层位于第一节点与第二节点之间，其中第一节点及第二节点中的一者包括金属通孔结构，此金属通孔结构由覆盖基板的层间介电材料层横向围绕。

根据本揭示案的另一实施例，otp记忆体元件装置，其中第一节点包括漏极侧金属材料部分，漏极侧金属材料部分与漏极区域接触；并且第二节点包括金属通孔结构。

根据本揭示案的另一实施例，otp记忆体元件装置，进一步包含源极侧金属材料部分，源极侧金属材料部分包含与漏极侧金属材料部分相同的金属材料且接触源极区域的顶表面。

根据本揭示案的另一实施例，otp记忆体元件装置，进一步包括金属通孔结构包括漏极侧接触通孔结构；以及层间介电材料层，横向围绕且内部形成有漏极侧金属材料部分及漏极侧接触通孔结构，其中金属通孔结构的顶表面位于水平面内，水平面包括层间介电材料层的顶表面。

根据本揭示案的另一实施例，otp记忆体元件装置，其中第一节点及第二节点中的另一者包括金属线结构，金属线结构覆盖金属通孔结构或在金属通孔结构下面。

根据本揭示案的另一实施例，otp记忆体元件装置，其中第一节点及第二节点中的另一者包括另一金属通孔结构或金属结构的金属通孔部分，金属结构包括金属线结构。

根据本揭示案的另一实施例，otp记忆体元件装置，其中反熔丝介电层具有与第二节点的横向范围相比较大或相同的横向范围。

根据本揭示案的另一实施例，otp记忆体元件装置，其中反熔丝介电层具有与第二节点的横向范围相比较小的横向范围。

根据本揭示案的另一实施例，提供一种形成一次性可编程记忆体装置的方法，其中此方法包括以下操作：在基板上形成场效晶体管，此场效晶体管包括源极区域、漏极区域、栅极介电质及栅电极；以及形成反熔丝结构，此反熔丝结构包括第一节点、反熔丝介电层及反熔丝介电层上或上方的第二节点，其中第一节点及第二节点中的一者包括漏极区域或形成于通孔腔内的金属通孔结构，此通孔腔延伸穿过覆盖场效晶体管的层间介电材料层。

根据本揭示案的另一实施例，此方法其中第一节点包括漏极区域；通过在漏极区域上方沉积及图案化介电材料层来形成反熔丝介电层；以及在反熔丝介电层上方形成层间介电材料层。

根据本揭示案的另一实施例，此方法进一步包括在漏极区域上形成漏极侧金属材料部分，其中第一节点包含漏极侧金属材料部分；在漏极侧金属材料部分上方沉积及图案化介电材料层以形成反熔丝介电层；以及在反熔丝介电层上方形成层间介电材料层。

根据本揭示案的另一实施例，此方法进一步包括在另一层间介电材料层内形成金属线结构，其中金属线结构包括第一节点，且在金属线结构上方形成反熔丝介电层及第二节点。

根据本揭示案的另一实施例，此方法进一步包括在金属通孔结构及反熔丝介电层上方的另一层间介电材料层内形成金属线结构，其中第一节点包括金属通孔结构，且第二节点包括金属线结构。

根据本揭示案的另一实施例，此方法进一步包括通过使金属通孔结构竖直凹入来形成凹腔；在金属通孔结构的凹入顶表面上形成反熔丝介电层；以及在凹腔中形成另一金属通孔结构或金属结构的金属通孔部分，金属结构包括金属线结构。

前文概述了数个实施例的特征，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解，可易于使用本揭示案作为设计或修改其他制程及结构的基础以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示案的精神及范畴，并且可在不脱离本揭示案的精神及范畴的情况下在本文中实施各种变化、取代及修改。