LED外延片衬底结构及其制备方法、LED芯片及其制备方法与流程

本发明涉及半导体器件技术领域，具体涉及一种led外延片衬底结构及其制备方法、led芯片及其制备方法。

背景技术：

gan外延一般选择在sic衬底、蓝宝石衬底和si衬底上进行异质外延生长。但是，gan基外延层与异质衬底之间存在巨大的晶格失配和热膨胀系数失配，且ga原子易扩散到衬底上产生回熔而破坏界面，因此，在异质衬底上生长gan外延层较为的困难。

在现有技术中，异质衬底生长gan外延层一般采用低温aln插入层、梯度algan缓冲层和超晶格缓冲层等方法，来解决热膨胀系数失配和ga回熔的问题。一般地，在图形化衬底上生长缓冲层来改善晶格失配及热膨胀失配问题时，形成的缓冲层厚度均匀；但是，在该种厚度均匀的缓冲层上生长gan外延层，会使图形结构侧壁位置上的gan层/缓冲层界面之间形成较大的压应力，进而使在缓冲层上生长的gan外延层发生翘曲，导致外延片的波长的均匀性变差，不利于生产高质量的半导体器件。

技术实现要素：

为了解决背景技术中至少一个技术问题，本发明提供一种led外延片衬底结构及其制备方法、led芯片及其制备方法，能够降低外延层与图形化衬底侧面上缓冲层之间的应力，改善芯片内波长的均匀性。

本发明所采用的技术方案具体如下：

根据本发明的一个方面，提供一种led外延片衬底结构，包括：

图形化衬底，包括衬底以及形成在衬底表面的若干个凸起的图形结构；

缓冲层，形成于图形化衬底的表面，且缓冲层包括形成于图形结构之间的衬底表面的第一部分及形成于图形结构表面的第二部分，其中第二部分的厚度自图形结构的底部向顶部逐渐递减。

可选地，缓冲层的第一部分的厚度介于缓冲层的第二部分的厚度介于

可选地，图形结构形成为直径自图形结构的底部向顶部逐渐递减的锥形结构。

可选地，衬底的材料为蓝宝石、sic、si及zno中的一种。

可选地，图形结构的材料为蓝宝石、sic、si、zno、sio2、sin、sio及sin中的一种或多种。

可选地，缓冲层的材料为aln。

根据本发明的一个方面，提供一种led外延片衬底结构的制备方法，包括：

提供衬底，在衬底的表面形成若干个凸起的图形结构以形成图形化衬底；

在图形化衬底的表面形成缓冲层，缓冲层包括形成于图形化衬底的图形结构之间的衬底表面的第一部分，以及形成于图形结构的表面的第二部分，第二部分的厚度自图形结构的底部向顶部逐渐递减。

可选地，提供衬底，在衬底的表面形成若干个凸起的图形结构以形成图形化衬底，包括：

提供蓝宝石衬底，

刻蚀蓝宝石衬底的表面，以形成若干个凸起的图形结构。

可选地，提供衬底，在衬底的表面形成若干个凸起的图形结构以形成图形化衬底，包括：

提供蓝宝石衬底，

在蓝宝石衬底的表面上沉积图形材料层；

刻蚀图形材料层，以在蓝宝石衬底的表面形成若干个凸起的图形结构。

可选地，在图形化衬底的表面形成缓冲层，包括：

采用物理气相沉积技术在图形化衬底的表面沉积aln层，控制aln层的生长压力、溅射时的射频功率及沉积aln的原子比，使aln层的第二部分的厚度自图形结构的底部向顶部逐渐递减。

可选地，控制生长压力范围介于0.3mtorr～100mtorr，溅射的射频功率介于1000～15000w，沉积aln的原子比为al：n＝x：(1-x)，其中x的取值介于0.1～1。

可选地，在图形化衬底的表面形成缓冲层，包括：

采用物理气相沉积技术在图形化衬底的图形结构之间的衬底表面上以及图形结构的表面上形成厚度均匀的aln层；

对图形结构的表面的aln层进行刻蚀，使图形结构表面的aln层的厚度自图形结构的底部向顶部逐渐递减。

根据本发明的一个方面，提供一种led芯片，包括：

图形化衬底，包括衬底以及形成在衬底表面的若干个凸起的图形结构；

缓冲层，形成于图形化衬底的表面，且缓冲层包括形成于图形结构之间的衬底表面的第一部分及形成于图形结构表面的第二部分，并且，第二部分的厚度自图形结构的底部向顶部逐渐递减；

外延层，形成于缓冲层的上方，外延层在缓冲层的上方依次包括第一半导体层、有源层和第二半导体层。

根据本发明的一个方面，提供一种led芯片的制备方法，包括：

提供衬底，在衬底的表面形成若干个凸起的图形结构以形成图形化衬底；

在图形化衬底的表面形成缓冲层，缓冲层包括形成于图形化衬底的图形结构之间的衬底表面的第一部分，以及形成于图形结构的表面的第二部分，第二部分的厚度自图形结构的底部向顶部逐渐递减；

在缓冲层的上方依次形成包括有第一半导体层、有源层和第二半导体层的外延层。

与现有技术相比，本发明所述的led外延片衬底结构及其制备方法、led芯片及其制备方法至少具备如下有益效果：

本发明所述led外延片衬底结构及led芯片中的缓冲层形成于图形化衬底的表面，并且该缓冲层包括形成于图形化衬底的图形结构之间的衬底表面上的第一部分，以及形成于图形结构的表面的第二部分，第二部分的厚度自图形结构的底部向顶部逐渐递减。图形结构表面缓冲层的厚度的设置能够有效的降低后续形成的外延层与缓冲层之间的压应力，防止生长的gan外延层发生翘曲，有利于改善芯片内波长的均匀性，提高器件的发光强度及可靠性。进一步地，该缓冲层的第一部分的厚度介于第二部分的厚度介于该种设置能够避免外延层内部的晶格缺陷，有利于生长外延层的质量。

本发明所述led外延片衬底结构及led芯片的制备方法包括上述led外延片衬底结构，同样能够改善芯片内波长的均匀性，提高器件的发光强度及可靠性。

附图说明

图1为本发明实施例中所述的led外延片衬底结构的结构示意图；

图2为本发明实施例所述的led外延片衬底结构的制备方法流程图；

图3为本发明实施例中所述图形化衬底的结构示意图；

图4为本发明可选实施例中所述图形化衬底的结构示意图；

图5为本发明实施例中在所述图形化衬底上沉积厚度均匀的缓冲层的结构示意图；

图6为本发明实施例中所述的led芯片的结构示意图；

图7为本发明实施例中所述的led芯片的制备方法的流程图。

附图标记列表：

100图形化衬底

101衬底

102图形结构

200缓冲层

201第一部分

202第二部分

300非掺杂层

400外延层

401第一半导体层

402有源层

403第二半导体层

501第一电极

502第二电极

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本实施例公开一种led外延片衬底结构，参照图1，该led外延片衬底结构包括：图形化衬底100，形成于图形化衬底101表面的缓冲层200。

参照图1，图形化衬底100包括衬底101以及形成在衬底101表面的若干个凸起的图形结构102；其中，图形结构102与衬底101的材料可以相同，也可以不同。可以通过刻蚀衬底的方式获得图形结构102与衬底101的材料相同的图形化衬底，参照图3，此时，图形结构102及衬底101的材料为同种材料，具体可以为蓝宝石、sic、si及zno中的一种。可以通过在衬底表面沉积图形材料层，然后对图形材料层进行刻蚀获得图形结构102与衬底101的材料不相同的图形化衬底，可参照图4。此时，可选地，衬底101的材料可以为蓝宝石、sic、si及zno中的一种，图形结构102的材料可以为蓝宝石、sic、si、zno、sio2、sin、sio及sin中的一种或多种。可选地，图形结构102形成为直径自图形结构102的底部向顶部逐渐递减的锥形结构，例如，多棱锥、多棱台、圆锥等形状。本实施例中以图1所示的圆锥形结构为例。

参照图1，缓冲层200形成于图形化衬底100的表面，该缓冲层200包括形成于图形结构202之间的衬底101表面的第一部分201以及形成于图形结构202表面的第二部分202，第一部分与第二部分形成连续结构。在本实施例中，缓冲层200的材料为aln。

为了降低在缓冲层200的表面上生长gan层时产生的界面应力，本实施例缓冲层200第二部分202的厚度自图形结构102的底部向顶部逐渐递减。由此，该缓冲层200在图形结构102表面的厚度逐渐减小，进而降低了缓冲层200与gan层之间的压应力。另一方面，由于在图形结构102的顶部尖端以及尖端周围的区域为三维生长区转变为二维生长区的区域，同时该区域也是由不连续gan图形区域生长为平整连续gan薄膜的区域。在图形结构上生长厚度均匀的缓冲层，会使得在该缓冲层表面生长外延层时，将大量的表面能转换为应力和缺陷以及晶界能，造成外延层的应力及缺陷；而本实施例中的缓冲层的厚度在图形结构的表面递减，进而，在图形结构102的顶部尖端的缓冲层200的厚度很小或者厚度趋于零，能够很大程度的释放应力，进而提高生长晶体的质量。

由于缓冲层200厚度过薄会导致缓冲层200表面较为疏松和粗糙，不能为生长外延层提供较好的生长基础；缓冲层200过厚，则会导致缓冲层200的表面过于致密，则无法减少外延层中的晶格缺陷，不利于外延层的生长质量。因此，在可选实施例中，参照图1，缓冲层200的第一部分201的厚度控制在介于缓冲层200的第二部分202的厚度控制在介于本实施例中缓冲层200的厚度设置能够有效的降低生长外延层的晶格缺陷。

综上，本实施例所述的led外延片衬底结构中的缓冲层结构及厚度的设置能够有效的降低外延层与缓冲层之间的压应力，防止生长的gan外延层发生翘曲，有利于改善芯片内波长的均匀性，提高器件的发光强度及可靠性。

实施例2

本实施例公开一种led外延片衬底结构的制备方法，参照图2，包括：

s101：提供衬底，在衬底的表面形成若干个凸起的图形结构以形成图形化衬底；

参照图3，图形化衬底100可以通过以下步骤制备：提供一衬底101，刻蚀衬底101的表面，以在衬底表面形成若干个凸起的图形结构102，从而获得的图形化衬底100。此时，衬底101及图形结构102的材料相同，例如，可以为蓝宝石、sic、si及zno中的一种。

在本实施例的可选实施例中，参照图4，图形化衬底100还可以通过以下步骤制备：提供一衬底101，在衬底的表面上沉积图形材料层；刻蚀图形材料层，以在衬底的表面形成若干个凸起的图形结构102，获得的图形化衬底100。此时，衬底101的材料可以为蓝宝石、sic、si及zno中的一种，图形结构102的材料可以为sic、si、zno、sio2、sin、sio及sin中的一种或多种。

本实施例中，上述图形结构102形成为直径自图形结构102的底部向顶部逐渐递减的锥形结构，例如，多棱锥、多棱台、圆锥等形状。本实施例以图1所示的圆锥形结构为例。

为了便于说明，本实施例以图4所示的图形化衬底为例进行说明。应该理解的是，图3所示的图形化衬底同样适用于后续的描述。

s102：在图形化衬底的表面形成缓冲层，缓冲层包括形成于图形化衬底的图形结构之间的衬底表面的第一部分，以及形成于图形结构表面的第二部分，第二部分的厚度自图形结构的底部向顶部逐渐递减。

同样可参照图1，采用物理气相沉积的方法沉积该aln层，通过控制aln层的生长压力以及溅射时的射频功率，使形成的aln层200的第二部分202的厚度自图形结构102的底部向顶部逐渐递减。具体地，控制生长压力范围介于0.3mtorr～100mtorr，溅射的射频功率介于1000-15000w，沉积aln的原子比为al：n＝x：(1-x)，其中x的取值介于0.1～1，使得aln层的第二部分的厚度自图形结构的底部向顶部逐渐递减。生长压力可以通过控制通入n或ar的气流量，或者控制抽气口阀门开启大小和角度的方法实现。控制射频功率，能够实现出射原子法向和其他原子入射到衬底各个方向的比例，进而实现对缓冲层在衬底表面及图形结构表面不同厚度的控制。

在可选实施例中，在图形化衬底100的表面形成缓冲层200，还可以通过以下步骤实现：

参照图5，采用物理气相沉积技术在图形化衬底的图形结构之间的衬底表面上以及图形结构的表面上形成厚度均匀的aln层。

对图形结构的表面的aln层进行刻蚀，使图形结构表面的aln层的厚度自图形结构的底部向顶部逐渐递减，同样形成图1所示的缓冲层200。具体地，采用ar离子或者n离子对aln缓冲层进行刻蚀，使n离子或者ar离子轰击衬底101及图形结构102的表面，被ar离子溅射到的aln层分解，由于ar离子对不同角度的aln刻蚀选择比的差异，以及衬底101底部和图形结构102侧面的角度不同，导致ar与aln缓冲层溅射角度有差别，从而得到沿图形结构102的底部至顶部的厚度递减的aln缓冲层结构。

在可选实施例中，形成缓冲层200的第一部分201的厚度介于形成缓冲层200第二部分202的厚度介于可选地，缓冲层200的总厚度控制在以上。

实施例3

本实施例公开一种led芯片，参照图1，该led芯片包括：图形化衬底100，形成于图形化衬底100表面的缓冲层200以及形成于缓冲层200上方的外延层400，其中，该外延层400依次包括第一半导体层401、有源层402和第二半导体层403。

具体地，本实施例所述的led芯片包括实施例1中的led外延片衬底结构，在此不再一一赘述；除此之外，所述led芯片还包括：形成于缓冲层200的表面上的外延层400。

参照图6，外延层400在缓冲层200的表面上依次包括第一半导体层401、有源层402和与第一半导体层401导电类型相反的第二半导体层403。可选地，在缓冲层200与外延层400之间还设置有非掺杂层300。

可选地，该led芯片还包括与第一半导体层401连接的第一电极501及与第二半导体层403连接的第二电极502，具体地，第一电极501可以形成于刻蚀外延层400暴露出的第一半导体层401的台面上，第二电极形成于第二半导体层403的表面上。

在本实施例中，缓冲层200为aln缓冲层，外延层400为gan基外延层，非掺杂层300为非掺杂gan层，外延层400依次为n型gan层、有源层和p型gan层。

同样地，本实施例所述的led芯片中的缓冲层结构及厚度的设置能够有效的降低外延层与缓冲层之间的压应力，防止生长的gan外延层发生翘曲，有利于改善芯片内波长的均匀性，提高器件的发光强度及可靠性。

实施例4

本实施例公开一种led芯片的制备方法，参照图7，包括：

s101～s102的制备步骤与实施例2中的制备步骤相同，在此不再一一赘述。

s103：在缓冲层200的上方依次形成包括有第一半导体层401、有源层402和第二半导体层403的外延层400；

具体地，参照图6，在缓冲层200的表面上依次形成第一半导体层401、有源层402和第二半导体层403。可选地，可以采用物理气相沉积或者化学气相沉积进行生长。并且，在本实施例中，外延层400依次为n型gan层、有源层和p型gan层。另外，分别通过蒸镀或溅射在外延层400上形成第一电极501和第二电极502，具体地，将第一电极501形成于刻蚀外延层400暴露出的第一半导体层401的台面上，使得第一电极501与第一半导体层401连接，第二电极502形成于第二半导体层403的表面，以使第二电极502与第二半导体层403连接。

可选地，在形成缓冲层200的上方形成外延层400之前还包括：在缓冲层200的表面上形成非掺杂层300，在该非掺杂层300的表面上形成外延层400。具体地，该非掺杂层300可以为非掺杂gan层。具体地，可以采用物理气相沉积或者化学气相沉积进行生长。

综上，本发明所述外延片衬底结构、led芯片及制备方法至少具备如下有益效果：

本发明所述外延片衬底结构及led芯片中的缓冲层形成于图形化衬底的表面，并且该缓冲层包括形成于图形化衬底的图形结构之间的衬底表面上的第一部分，以及形成于图形结构的表面的第二部分，第二部分的厚度自图形结构的底部向顶部逐渐递减；图形结构表面缓冲层的厚度设置能够有效的降低外延层与缓冲层之间的压应力，防止生长的gan外延层发生翘曲，有利于改善芯片内波长的均匀性，提高器件的发光强度及可靠性。进一步地，该缓冲层的第一部分的厚度介于第二部分的厚度介于该种设置能够避免外延层内部的晶格缺陷，有利于生长外延层的质量。

本发明所述led外延片衬底结构及led芯片的制备方法包括上述led外延片衬底结构，同样能够改善芯片内波长的均匀性，提高器件的发光强度及可靠性。

本具体的实施例仅仅是对本发明的解释，而并不是对本发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出修改，但只要在本发明的权利要求范围内都受到专利法的保护。