显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年7月16日提交的第10-2020-0087975号韩国专利申请的优先权和权益，上述韩国专利申请的全部内容通过引用包含于此。
技术领域
3.本公开涉及一种显示装置。


背景技术：

4.随着多媒体技术的发展，显示装置正变得越来越重要。因此，已经使用了诸如液晶显示(lcd)装置和有机发光二极管(oled)显示装置等的各种显示装置。
5.典型的显示装置包括代表不同颜色(例如，能够显示不同颜色)的多个像素，并且因此可以实现颜色的显示。为了使像素独立地操作并显示不同的颜色，显示装置可以包括用于传输驱动信号的驱动信号线和设置在像素中的各种功能电极。
6.例如，需要驱动信号线具有低电阻、高热稳定性和易加工性。


技术实现要素：

7.本公开的实施例的各方面涉及一种能够在实现高分辨率的同时通过改善信号延迟来提供提高的显示质量的显示装置，并且涉及一种制造显示装置的方法。
8.然而，本公开的实施例的各方面不受限于或不局限于本文阐述的那些方面。通过参考下面给出的本公开的详细描述，本公开的实施例的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更明显。
9.显示装置的实施例包括：基底；防腐蚀层，所述防腐蚀层在所述基底上，并且包括(例如，是)无机材料；第一导电层，所述第一导电层在所述防腐蚀层上，并且包括(例如，是)铝或铝合金；第一绝缘膜，所述第一绝缘膜在所述第一导电层上；半导体层，所述半导体层在所述第一绝缘膜上，并且包括晶体管的沟道区域；第二绝缘膜，所述第二绝缘膜在所述半导体层上；以及第二导电层，所述第二导电层在所述第二绝缘膜上，并且包括包含(例如，是)钛的阻挡层和包含(例如，是)铝或铝合金的主导电层，其中，所述半导体层包括(例如，是)氧化物半导体，并且所述阻挡层在所述半导体层和所述主导电层之间，并且与所述晶体管的所述沟道区域重叠。
10.显示装置的实施例包括：基底；半导体层，所述半导体层在所述基底上，并且包括晶体管的沟道区域；第一绝缘膜，所述第一绝缘膜在所述半导体层上；第一导电层，所述第一导电层在所述第一绝缘膜上，并且包括包含(例如，是)钛的阻挡层、包含(例如，是)铝或铝合金的主导电层以及包含(例如，是)钛的覆盖层；第二绝缘膜，所述第二绝缘膜在所述第一导电层上；以及第二导电层，所述第二导电层在所述第二绝缘膜上，并且包括所述晶体管的源极电极和漏极电极，其中，所述半导体层包括氧化物半导体，所述第一导电层包括所述晶体管的栅极电极，并且所述阻挡层在所述半导体层和所述主导电层之间，并且与所述晶
体管的所述沟道区域重叠。
11.根据本公开的实施例的前述和其他方面，可以在提供高分辨率的同时通过改善信号延迟来提供提高的显示质量。
12.根据以下详细描述、附图和权利要求，本公开的实施例的其他特征和方面可以是明显的。
附图说明
13.通过参照附图更详细地描述本公开的实施例，本公开的实施例的上述和其它方面及特征将变得更明显，在附图中：
14.图1是根据本公开的实施例的显示装置的平面图；
15.图2是图1的显示装置的框图；
16.图3是图1的显示装置的像素的等效电路图；
17.图4是根据本公开的实施例的显示面板的截面图；
18.图5是图4的区域a的放大截面图；
19.图6是图4的区域b的放大截面图；
20.图7是图4的区域c的放大截面图；
21.图8是示出根据本公开的实施例的如何防止或减少氢扩散到具有阻挡层的半导体层中的截面图；
22.图9示出图示根据图8的阻挡层的存在与否的驱动电流的变化的曲线图(a)和曲线图(b)；
23.图10至图12是示出根据本公开的实施例的制造显示装置的方法的截面图；
24.图13是根据本公开的另一实施例的显示装置的截面图；
25.图14是根据本公开的另一实施例的显示装置的截面图；
26.图15是根据本公开的另一实施例的显示装置的截面图；并且
27.图16是根据本公开的另一实施例的显示装置的截面图。
具体实施方式
28.在下文中，现在将参照其中示出了本公开的一些实施例的附图更充分地描述本公开。然而，本公开可以以许多不同的形式来实现，并且不应被解释为局限于本文阐述的实施例。而是，提供这些实施例使得本公开将是详尽的和完整的，并且将向本领域普通技术人员充分地传达本公开的范围。如本文所使用的，当描述本公开的实施例时，使用术语“可以”是指“本公开的一个或多个实施例”。
29.还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在中间层。在整个说明书中，相同的附图标记表示相同的组件。在附图中，为了清楚起见，可能夸大了层和区域的厚度。如本文所使用的，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。
30.尽管在本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语可以用于将一个元件与另一元件区分开。因而，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。将元件描述为“第一”元件
可能不需要或暗示第二元件或其他元件的存在。术语“第一”、“第二”等在本文中还可以用于区分不同类别或不同组的元件。为了简洁起见，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。如本文所使用的，术语“基本上”、“大约”、“近似”和类似术语用作近似术语而非用作程度术语，并且旨在解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。
31.此外，本文列举的任何数值范围旨在包括被归入列举范围内的相同数值精度的所有子范围。例如，范围“1.0至10.0”旨在包括在所列举的最小值1.0和所列举的最大值10.0之间(并且包括所列举的最小值1.0和所列举的最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，以2.4至7.6为例。本文列举的任何最大数值限制旨在包括其中归入的所有较低数值限制，并且本说明书中列举的任何最小数值限制旨在包括其中归入的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地列举归入本文明确列举的范围内的任何子范围。
32.在下文中，将参照附图描述本公开的实施例。
33.图1是根据本公开的实施例的显示装置的平面图。图2是图1的显示装置的框图。
34.参照图1和图2，作为用于显示运动图像或静止图像的装置的显示装置1不仅可以用作(例如，充当)便携式电子装置的显示屏，还可以用作(例如，充当)各种其他合适的产品的显示屏，所述便携式电子装置诸如以移动电话、智能电话、平板式个人计算机(pc)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航系统和超移动pc(umpc)为例，所述各种其他合适的产品诸如电视机(tv)、笔记本式计算机、监视器、广告牌和物联网(iot)装置。
35.显示装置1在平面图中可以具有基本上矩形形状。显示装置1在平面图中可以具有具备直角拐角的矩形形状，但是本公开不限于此。在一些实施例中，显示装置1在平面图中可以具有具备倒圆角的矩形形状。
36.参照图1和图2，第一方向dr1在平面图中是指显示装置1的水平方向，第二方向dr2在平面图中是指显示装置1的垂直方向，并且第三方向dr3是指显示装置1的厚度方向。第一方向dr1和第二方向dr2可以彼此垂直地交叉或相交，并且作为与第一方向dr1和第二方向dr2所在的平面交叉或相交的方向的第三方向dr3可以与第一方向dr1和第二方向dr2垂直地交叉或相交。然而，第一方向dr1、第二方向dr2和第三方向dr3是相对方向，并且因此不受具体限制。
37.除非另有说明，否则如本文所使用的术语“上方”、“顶表面”和“上”可以指显示装置1的显示表面的一侧(例如，显示装置1的将要显示图像的一侧)，并且术语“下方”、“底表面”和“下”可以指显示装置1的显示表面的一侧的相反侧。
38.显示装置1可以包括显示面板10、时序控制器21、数据驱动器22和扫描驱动器30。
39.显示面板10可以是有机发光二极管(oled)显示面板。在下文中，将显示面板10描述为例如oled显示面板，但是本公开不限于此。即，诸如液晶显示(lcd)面板、量子点oled显示面板、量子点lcd面板、量子纳米发光二极管(qned)显示面板和微型发光二极管(微型led)显示面板等的各种其他合适的显示面板可以用作(例如，充当)显示面板10。
40.显示面板10可以包括显示图像的显示区域da和不显示图像的非显示区域nda。在平面图中，显示面板10可以划分为显示区域da和非显示区域nda。非显示区域nda可以被设
置为围绕(例如，部分地围绕或完全地围绕)显示区域da。非显示区域nda可以形成显示面板10的边框。
41.显示区域da在平面图中可以具有具备直角或倒圆角的矩形形状。然而，显示区域da的平面形状不受具体限制。即，显示区域da在平面图中可以具有诸如圆形形状或椭圆形形状的各种其他合适的形状。
42.显示区域da可以包括多个像素px。多个像素px可以布置成矩阵。多个像素px中的每一个可以包括发光层和用于控制由发光层发射的光的量的电路层。电路层可以包括布线、电极和至少一个晶体管。发光层可以包括(例如，是)有机发光材料。发光层可以由封装膜密封。稍后将更详细地描述像素px的结构。
43.非显示区域nda可以被设置为与显示区域da的两个短边和两个长边相邻。在这种情况下，非显示区域nda可以围绕显示区域da的所有边以形成显示区域da的边缘。然而，本公开不限于此。在一些实施例中，非显示区域nda可以被设置为仅与显示区域da的两个短边或两个长边相邻。
44.全部耦接(例如，连接)到像素px的多条扫描线sl1、sl2、
…
、slk(下文中，简称为“sl1至slk”)(其中，k为2或更大的整数)、多条数据线dl1、dl2、
…
、dlj(下文中，简称为“dl1至dlj”)(其中，j为2或更大的整数)和多条电源线可以设置在显示区域da中。扫描线sl1至slk可以在第一方向dr1上延伸，并且彼此可以沿着第二方向dr2布置。数据线dl1至dlj可以在第二方向dr2上延伸，并且彼此可以沿着第一方向dr1布置。
45.显示面板10可以包括多个像素px，多个像素px分别设置在扫描线sl1至slk与数据线dl1至dlj之间的交叉点或交点处，并且因此多个像素px布置成矩阵。像素px中的每一个可以耦接(例如，连接)到扫描线sl1至slk中的至少一条和数据线dl1至dlj中的一条。
46.时序控制器21从主机系统接收数字视频数据rgb和时序信号cs。在一些实施例中，时序控制器21可以(例如，从主机系统)接收数字视频数据rgb，并且可以生成数字视频数据data和/或将数字视频数据data传输到数据驱动器22。主机系统可以是智能电话或平板式个人计算机(pc)的应用处理器，或者监视器或tv的片上系统(system-on-chip)。
47.时序控制器21可以生成用于控制数据驱动器22和扫描驱动器30的操作时序的控制信号。在一些实施例中，时序控制器21可以(例如，从主机系统)接收时序信号cs。控制信号可以包括用于控制数据驱动器22的操作时序的源控制信号cont2和用于控制扫描驱动器30的操作时序的扫描控制信号cont1。
48.扫描驱动器30从时序控制器21接收扫描控制信号cont1。扫描驱动器30可以根据扫描控制信号cont1生成扫描信号s1、s2、
…
、sk(下文中，简称为“s1至sk”)(其中，k为2或更大的整数)，并且可以将扫描信号s1至sk提供给显示面板10的扫描线sl1至slk。扫描驱动器30可以形成在显示面板10的非显示区域nda中。扫描驱动器30可以形成为集成电路(ic)。
49.数据驱动器22从时序控制器21接收数字视频数据data和源控制信号cont2。数据驱动器22可以根据源控制信号cont2将数字视频数据data转换为模拟数据电压并将模拟数据电压提供给数据线dl1至dlj。像素px可以根据经由数据线dl1至dlj提供给发光元件的数据信号d1、d2、
…
、dj(下文中，简称为“d1至dj”)(其中，j为2或更大的整数)基于提供给发光元件的驱动电流发射特定亮度的光。
50.电源电路可以从主电源生成用于驱动显示面板10的电压，并且可以将生成的电压
提供给显示面板10。例如，电源电路可以从主电源生成用于驱动显示面板10的第一电源电压elvdd和第二电源电压elvss(参见图3)，并且可以将第一电源电压elvdd和第二电源电压elvss提供给显示面板10的第一电源线elvdl和第二电源线elvsl(参见图3)。此外，电源电路可以从主电源生成用于驱动时序控制器21、数据驱动器22和扫描驱动器30的驱动电压。电源电路可以形成为集成电路(ic)，并且可以安装在电路板上，但是本公开不限于此。
51.图3是图1的显示装置的像素的等效电路图。
52.参照图3，像素px可以包括第一晶体管tr1、第二晶体管tr2、发光元件oled和电容器cst。图3示出了像素px具有包括两个晶体管和一个电容器的“2个晶体管-1个电容器”(2t1c)结构，但是本公开不限于此。在一些实施例中，像素px可以包括多于两个晶体管和多于一个电容器。即，各种其他合适的结构(诸如，以3t1c结构、6t1c结构、7t1c结构和/或5t2c结构为例)也可以适用于像素px。
53.第一晶体管tr1和第二晶体管tr2中的每一个可以包括第一源极/漏极电极(例如，源极电极或漏极电极)、第二源极/漏极电极(例如，漏极电极或源极电极)以及栅极电极。第一源极/漏极电极和第二源极/漏极电极中的一个可以是源极电极，并且第一源极/漏极电极和第二源极/漏极电极中的另一个可以是漏极电极。
54.第一晶体管tr1和第二晶体管tr2可以形成为薄膜晶体管(tft)。图3示出了第一晶体管tr1和第二晶体管tr2可以是n型金属氧化物半导体场效应晶体管(mosfet)，但是本公开不限于此。例如，第一晶体管tr1和第二晶体管tr2可以形成为p型mosfet。在这种情况下，第一晶体管tr1和第二晶体管tr2中的每一个的源极电极和漏极电极的位置可以反转。在下文中，将第一晶体管tr1和第二晶体管tr2描述为例如n型mosfet。
55.第一晶体管tr1可以是驱动晶体管。例如，第一晶体管tr1的栅极电极可以耦接(例如，连接)到第二晶体管tr2的第二源极/漏极电极和电容器cst的第二电极两者。第一晶体管tr1的第一源极/漏极电极可以耦接(例如，连接)到第一电源线elvdl。第一晶体管tr1的第二源极/漏极电极可以耦接(例如，连接)到发光元件oled的阳极电极。第一晶体管tr1可以根据第二晶体管tr2的开关操作接收数据信号dm(其中，m为1或更大的整数)并将驱动电流提供给发光元件oled。
56.第二晶体管tr2的栅极电极可以耦接(例如，连接)到扫描线sl。第二晶体管tr2的第一源极/漏极电极可以耦接(例如，连接)到数据线dl。第二晶体管tr2的第二源极/漏极电极可以耦接(例如，连接)到第一晶体管tr1的栅极电极和电容器cst的第二电极。第二晶体管tr2可以通过扫描信号sn(其中，n为1或更大的整数)而导通，以执行将数据信号dm传输到第一晶体管tr1的栅极电极的开关操作。
57.电容器cst的第一电极可以耦接(例如，连接)到第一电源线elvdl和第一晶体管tr1的第一源极/漏极电极，并且电容器cst的第二电极可以耦接(例如，连接)到第一晶体管tr1的栅极电极和第二晶体管tr2的第二源极/漏极电极。电容器cst可以均匀地保持施加到第一晶体管tr1的栅极电极的数据电压。
58.发光元件oled可以根据来自第一晶体管tr1的驱动电流而发光。发光元件oled可以是包括阳极电极(或第一电极)、有机发光层和阴极电极(或第二电极)的oled。发光元件oled的阳极电极可以耦接(例如，连接)到第一晶体管tr1的第二源极/漏极电极，并且发光元件oled的阴极电极可以耦接(例如，连接)到第二电源线elvsl，低于第一电源电压elvdd
的电源电压(例如，第二电源电压elvss)被施加到第二电源线elvsl。
59.在下文中，将描述像素px的截面结构。
60.图4是根据本公开的实施例的显示面板的截面图。图4示出了图3的第一晶体管tr1和第二晶体管tr2的示例截面图。
61.参照图4，显示面板10包括全部设置在基体基底sub上的半导体层scl、多个导电层和多个绝缘层。导电层可以包括第一导电层100、第二导电层200、第三导电层300和阳极电极ano。绝缘层可以包括防腐蚀层cb、第一绝缘膜il1、第二绝缘膜il2、第三绝缘膜il3和过孔层via。防腐蚀层cb、第一导电层100、第一绝缘膜il1、半导体层scl、第二绝缘膜il2、第二导电层200、第三绝缘膜il3、第三导电层300、过孔层via、阳极电极ano和像素限定膜pdl可以顺序地布置在基体基底sub上。防腐蚀层cb、第一导电层100、第一绝缘膜il1、半导体层scl、第二绝缘膜il2、第二导电层200、第三绝缘膜il3、第三导电层300、过孔层via、阳极电极ano和像素限定膜pdl中的一个或多个可以形成为单层膜或形成为多个膜的堆叠。其他层可以进一步设置在防腐蚀层cb、第一导电层100、第一绝缘膜il1、半导体层scl、第二绝缘膜il2、第二导电层200、第三绝缘膜il3、第三导电层300、过孔层via、阳极电极ano和像素限定膜pdl中的各个组件之间。
62.基体基底sub支撑设置在基体基底sub上方的各层。基体基底sub可以是通常(例如，适当地)透明的，并且可以具有适当地高的透光率。基体基底sub可以包括(例如，是)诸如玻璃和/或石英的无机材料。例如，所述无机材料可以包括(例如，是)二氧化硅(sio2)，但是本公开不限于此。基体基底sub可以是透明的板或膜，但是本公开不限于此。
63.基体基底sub可以是适当刚性的基底，但是本公开不限于此。在一些实施例中，基体基底sub可以是可弯曲、可折叠和/或可卷曲的适当柔性的基底。基体基底sub可以是具有0.1mm或更小的厚度的超薄玻璃(utg)基底。如本文所使用的，术语“mm”可以表示等于10-3
米的距离。在这种情况下，通常可以减小显示装置1的厚度和重量，并且因此，可以使用户的便利性最大化或改善用户的便利性。
64.防腐蚀层cb可以设置在基体基底sub上。防腐蚀层cb可以防止或阻止杂质离子的扩散和/或湿气和/或外部空气的渗透。如稍后将描述的，即使当设置在防腐蚀层cb上的第一导电层100包括(例如，是)铝(al)或al合金时，防腐蚀层cb也可以防止、减少或抑制第一导电层100的腐蚀，并且因此，能够流畅地驱动显示面板10。即，如果包括(例如，是)al的主导电层110(参见图5)与基体基底sub直接接触，则湿气和/或外部空气可以穿过基体基底sub扩散到基体基底sub中或扩散到主导电层110中，并且然后可以与主导电层110的al反应，并且因此，即使基体基底sub包括(例如，是)玻璃和/或石英，主导电层110也会被氧化和/或腐蚀。如果主导电层110被氧化和/或腐蚀，则主导电层110的电阻会增加，并且因此，第一导电层100的电阻会增加。
65.因此，通过在基体基底sub和主导电层110之间布置防腐蚀层cb，可以抑制、减少或防止湿气和/或外部空气扩散到主导电层110中。因此，第一导电层100的电阻可以保持为低的，并且可以改善显示装置1的显示质量和可靠性。例如，可以防止、减少或抑制第一导电层100的电阻的增加。防腐蚀层cb可以具有例如1000埃至2000埃或500埃至3000埃的厚度tcb(参见图5)，但是本公开不限于此。如本文所使用的，术语“埃”可以表示等于10-10
米的距离。
66.防腐蚀层cb可以包括(例如，是)无机材料。例如，防腐蚀层cb可以包括(例如，是)氮化硅、氧化硅和/或氮氧化硅，但是本公开不限于此。
67.第一导电层100设置在防腐蚀层cb上。第一导电层100可以设置在半导体层scl下方，并且可以执行用于半导体层scl的遮光图案和下部导电层的功能。
68.第一导电层100可以包括第一下部导电图案bml1和第二下部导电图案bml2。第一下部导电图案bml1和第二下部导电图案bml2可以防止或阻止从显示面板10下方入射的光进入半导体图案act1和act2，半导体图案act1和act2分别是第一晶体管tr1和第二晶体管tr2的有源层，并且分别设置在第一下部导电图案bml1和第二下部导电图案bml2上方。例如，第一下部导电图案bml1和第二下部导电图案bml2可以分别防止或阻止从显示面板10下方入射的光进入半导体图案act1和act2的沟道区域。
69.在一些实施例中，可以将第一下部导电图案bml1设置为至少覆盖第一晶体管tr1的半导体图案act1的沟道区域，并且可以将第二下部导电图案bml2设置为至少覆盖第二晶体管tr2的半导体图案act2的沟道区域。在一些实施例中，可以将第一下部导电图案bml1设置为覆盖第一晶体管tr1的整个半导体图案act1，并且可以将第二下部导电图案bml2设置为覆盖第二晶体管tr2的整个半导体图案act2。
70.第一下部导电图案bml1和第二下部导电图案bml2可以设置在半导体层scl下方，并且可以执行为(例如，可以是或可以用作)用于半导体层scl的下部导电层。在一些实施例中，第一下部导电图案bml1可以电耦接(例如，电连接)到第一晶体管tr1的第二源极/漏极电极sd2。此外，第二下部导电图案bml2可以电耦接(例如，电连接)到第二晶体管tr2的栅极电极gat2。因此，可以改善作为驱动晶体管的第一晶体管tr1的器件特性以及作为开关晶体管的第二晶体管tr2的器件特性。例如，作为驱动晶体管的第一晶体管tr1可以易于控制驱动电流，并且作为开关晶体管的第二晶体管tr2可以易于导通或截止。
71.第一导电层100不仅可以包括第一下部导电图案bml1和第二下部导电图案bml2，还可以包括与图3的第一电源线elvdl相对应的第一电源布线、与图3的数据线dl相对应的数据布线以及图3的电容器cst的第一电极。
72.第一导电层100可以包括(例如，是)al。因为al具有比钼(mo)低的电阻，所以与包括(例如，是)mo等的导电层相比，包括(例如，是)al或al合金的导电层即使在小的厚度下也可以充分地导电。
73.在下文中，将描述第一导电层100的堆叠结构。
74.第一绝缘膜il1设置在第一导电层100上。第一绝缘膜il1覆盖第一导电层100，并且可以设置在防腐蚀层cb的整个表面上。第一绝缘膜il1可以包括接触孔，例如，与接触孔cnt3和cnt5相对应的接触孔。第一绝缘膜il1可以执行使第一导电层100和半导体层scl绝缘的层间绝缘膜的功能。第一绝缘膜il1可以包括(例如，是)氮化硅、氧化硅和氮氧化硅中的至少一种。
75.半导体层scl可以设置在第一绝缘膜il1上。半导体层scl可以包括第一晶体管tr1的半导体图案act1和第二晶体管tr2的半导体图案act2。第一晶体管tr1的半导体图案act1可以是第一晶体管tr1的有源层，并且第二晶体管tr2的半导体图案act2可以是第二晶体管tr2的有源层。第一晶体管tr1的半导体图案act1和第二晶体管tr2的半导体图案act2可以设置在每个像素px中。
76.第一晶体管tr1的半导体图案act1可以包括第一晶体管tr1的设置为在厚度方向上(例如，在平面图中)与第一晶体管tr1的栅极电极gat1重叠的沟道区域，并且还可以包括第一晶体管tr1的设置在第一晶体管tr1的沟道区域的两侧的第一源极/漏极区域和第二源极/漏极区域。第一晶体管tr1的第一源极/漏极区域和第二源极/漏极区域可以是导体区域，并且可以比第一晶体管tr1的沟道区域更导电，但是电阻更低。
77.第二晶体管tr2的半导体图案act2可以包括第二晶体管tr2的设置为在厚度方向上(例如，在平面图中)与第二晶体管tr2的栅极电极gat2重叠的沟道区域，并且还可以包括第二晶体管tr2的设置在第二晶体管tr2的沟道区域的两侧的第一源极/漏极区域和第二源极/漏极区域。第二晶体管tr2的第一源极/漏极区域和第二源极/漏极区域可以是导体区域，并且可以比第二晶体管tr2的沟道区域更导电，但是电阻更低。
78.半导体层scl可以包括(例如，是)氧化物半导体。例如，氧化物半导体可以包括(例如，是)包含铟(in)、锌(zn)、镓(ga)、锡(sn)、钛(ti)、al、铪(hf)、锆(zr)和/或镁(mg)的二元化合物ab
x
、三元化合物ab
xcy
、四元化合物ab
xcydz
或五元化合物ab
xcydzew
。例如，半导体层scl可以包括(例如，是)氧化铟镓锌(igzo)或氧化铟锡镓锌(itgzo)。
79.第二绝缘膜il2可以设置在半导体层scl上。第二绝缘膜il2可以仅设置在半导体层scl的部分上。在一些实施例中，第二绝缘膜il2可以与半导体层scl的部分重叠。第二绝缘膜il2可以覆盖第一晶体管tr1的沟道区域，并且可以暴露第一晶体管tr1的第一源极/漏极区域和第二源极/漏极区域以及半导体层scl的侧表面。
80.第二绝缘膜il2可以具有与设置在第二绝缘膜il2上的第二导电层200基本上相同的平面形状。第二绝缘膜il2的侧表面可以与第二导电层200的侧表面对齐。在一些实施例中，第二绝缘膜il2可以包括接触孔，例如，与接触孔cnt5相对应的接触孔。
81.第二绝缘膜il2可以包括(例如，是)硅化合物和/或金属氧化物。例如，第二绝缘膜il2可以包括(例如，是)氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。这些材料可以单独利用(例如，使用)或彼此组合利用(例如，使用)。
82.第二导电层200设置在第二绝缘膜il2上。第二导电层200可以包括第一晶体管tr1的栅极电极gat1和第二晶体管tr2的栅极电极gat2。第一晶体管tr1的栅极电极gat1可以电耦接(例如，电连接)到第二晶体管tr2的源极电极。第二导电层200还可以包括(图3的)电容器cst的第二电极(或上部电极)。第二导电层200可以由al形成。在一些实施例中，第二导电层200可以包括(例如，是)al。
83.第二晶体管tr2的栅极电极gat2可以通过暴露第二下部导电图案bml2的部分的接触孔cnt5电耦接(例如，电连接)到第二下部导电图案bml2。
84.稍后将描述第二导电层200的堆叠结构。
85.第三绝缘膜il3可以设置在第二导电层200上。第三绝缘膜il3可以覆盖第二导电层200、第二绝缘膜il2和半导体层scl，并且可以设置在第一绝缘膜il1的整个表面上。在一些实施例中，第三绝缘膜il3可以包括接触孔，例如，与接触孔cnt1、cnt2和cnt3相对应的接触孔。第三绝缘膜il3可以执行使第二导电层200和第三导电层300绝缘的层间绝缘膜的功能。第二绝缘膜il2可以包括(例如，是)氮化硅、氧化硅和氮氧化硅中的至少一种。在一些实施例中，第三绝缘膜il3可以包括(例如，是)氮化硅、氧化硅和氮氧化硅中的至少一种。
86.第三导电层300可以设置在第三绝缘膜il3上。第三导电层300可以包括第一晶体
管tr1的第一源极/漏极电极sd1和第二源极/漏极电极sd2。第三导电层300可以包括第二晶体管tr2的源极电极和漏极电极。
87.第三导电层300还可以包括与图3的第一电源线elvdl相对应的第一电源布线、与图3的数据线dl相对应的数据布线以及图3的电容器cst的第二电极。
88.第一晶体管tr1的第一源极/漏极电极sd1可以通过暴露第一晶体管tr1的第一源极/漏极区域的接触孔cnt1电耦接(例如，电连接)到第一晶体管tr1的第一源极/漏极区域。
89.第一晶体管tr1的第二源极/漏极电极sd2可以通过暴露第一晶体管tr1的第二源极/漏极区域的接触孔cnt2电耦接(例如，电连接)到第一晶体管tr1的第二源极/漏极区域。此外，第一晶体管tr1的第二源极/漏极电极sd2可以通过暴露第一下部导电图案bml1的部分的接触孔cnt3电耦接(例如，电连接)到第一下部导电图案bml1。
90.第三导电层300可以由低电阻材料形成。第三导电层300可以包括(例如，是)从al、钼(mo)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)中选择的至少一种金属，但是本公开不限于此。第三导电层300可以具有与第一导电层100和第二导电层200中的一个导电层相同的堆叠结构。
91.过孔层via设置在第三导电层300上。过孔层via可以设置在第三导电层300上以完全覆盖第三导电层300的顶表面。在一些实施例中，过孔层via可以包括或具有接触孔，例如，第四接触孔cnt4。在过孔层via形成为有机膜的情况下，无论在过孔层via下方的高度差(例如，厚度差)的存在与否，过孔层via的顶表面都可以是大体上平坦的(例如，基本上平坦的)。
92.过孔层via可以包括(例如，是)无机绝缘材料和/或诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂(polyphenylene resin)、聚苯硫醚树脂和/或苯并环丁烯(bcb)的有机绝缘材料。过孔层via还可以包括(例如，是)光敏材料，但是本公开不限于此。
93.阳极电极ano设置在过孔层via上。阳极电极ano可以设置为在不同的像素px之间分离开。阳极电极ano可以穿透过孔层via，并且可以经由第四接触孔cnt4电耦接(例如，电连接)到第一晶体管tr1的第二源极/漏极电极sd2。在一些实施例中，阳极电极ano设置在显示区域da中，但是不位于非显示区域nda中。
94.阳极电极ano可以具有其中堆叠有氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)或氧化铟(in
x
oy)的高功函数材料层以及ag、mg、al、pt、pd、au、ni、nd、ir、cr、li、ca或它们的混合物的反射材料层的结构，但是本公开不限于此。高功函数材料层可以设置在反射材料层上，并且因此，相比于反射材料层距离发射层el，高功函数材料层可以被定位为更接近于发射层el。阳极电极ano可以具有ito/mg、ito/mgf、ito/ag和ito/ag/ito中的一种的多层结构，但是本公开不限于此。
95.像素限定膜pdl可以设置在阳极电极ano上。例如，像素限定膜pdl可以覆盖阳极电极ano的侧边(例如，边缘)。像素限定膜pdl可以包括部分地暴露阳极电极ano(例如，阳极电极ano的中心部分)的开口。像素限定膜pdl可以由有机绝缘材料和/或无机绝缘材料形成。例如，像素限定膜pdl可以包括(例如，是)聚酰亚胺树脂、丙烯酸树脂、硅化合物和聚丙烯酸树脂中的至少一种。
96.发射层el和阴极电极cat可以进一步设置在阳极电极ano的由像素限定膜pdl暴露
的部分上。
97.发射层el可以包括(例如，是)有机材料层。发射层el的有机材料层可以包括有机发光层，并且还可以包括空穴注入/传输层和/或电子注入/传输层。在一些实施例中，发射层el的有机材料层可以包括有机发光层，并且还可以包括从空穴注入层、空穴传输层、电子注入层和电子传输层中选择的至少一种。
98.阴极电极cat可以设置在发射层el上。阴极电极cat可以是在不考虑区分每个像素px的情况下设置在基底sub的整个表面上的公共电极。例如，阴极电极可以对于多个像素px是公共的。阳极电极ano、发射层el和阴极电极cat可以形成有机发光元件oled。
99.阴极电极cat可以包括li、ca、lif/ca、lif/al、al、mg、ag、pt、pd、ni、au、nd、ir、cr、baf、ba或它们的化合物或混合物(例如，ag和mg的混合物)的低功函数材料层。阴极电极cat还可以包括设置在低功函数材料层上的透明金属氧化物层。
100.在阴极电极cat上可以进一步设置薄膜封装层。薄膜封装层可以包括多个绝缘膜，并且多个绝缘膜可以包括无机绝缘膜和/或有机绝缘膜。
101.显示装置1可以具有高达460ppi或更大的高分辨率。显示装置1的时序控制器21可以以120hz至240hz的频率输出栅极控制信号。输出栅极控制信号的频率和/或显示装置1的分辨率越高，tft的栅极导通持续时间越短。当扫描信号线的电阻高时，会发生扫描信号延迟，在这种情况下，无法确保足够的栅极导通持续时间，使得会生成水平条纹图案或显示污点。
102.在第一导电层100和第二导电层200形成为包括(例如，是)al或al合金的导电图案的情况下，因为al或al合金的薄层电阻相对低，所以与利用(例如，使用)诸如以mo为例的具有相对高的薄层电阻的材料的情况相比，可以减少扫描信号延迟。因此，可以减少诸如水平条纹图案或显示污点的缺陷。
103.由于第一导电层100和第二导电层200包括al或al合金，因此还可以设置防腐蚀层cb以及图6的阻挡层230，防腐蚀层cb能够减少或防止al或al合金的腐蚀，阻挡层230能够防止第二导电层200的主导电层210的下部被暴露(或减少第二导电层200的主导电层210的下部的暴露)并且防止或阻止氢(h)扩散到tft的沟道区域中。
104.在下文中，将参照图5至图7描述第一导电层100和第二导电层200的堆叠结构以及第一导电层100和第二导电层200之间的接触关系。
105.图5是图4的区域a的放大截面图，图6是图4的区域b的放大截面图，并且图7是图4的区域c的放大截面图。图5示出了作为第一导电层100的示例的第一下部导电图案bml1及其周围的截面图，并且图6示出了作为第二导电层200的示例的栅极电极gat1的截面图。图7示出了第一导电层100的第二下部导电图案bml2与第二导电层200的第二晶体管tr2的栅极电极gat2之间的界面if及其周围的截面图。
106.在下文中，将参照图5描述第一导电层100。
107.第一导电层100可以包括主导电层110和设置在主导电层110上的覆盖层120。
108.主导电层110将导电性赋予第一导电层100。主导电层110可以由低电阻材料形成。主导电层110可以包括(例如，是)al或al合金。al合金可以包括(例如，是)al和添加材料。添加材料可以包括(例如，是)ni、镧(la)、nd和锗(ge)中的至少一种。可以基于全部al合金的量以任何合适的量(诸如，以2at％或1at％的量为例)包含添加材料，但是本公开不限于此。
109.主导电层110的厚度t110可以是例如2500埃至4000埃或2000埃至5000埃，但是本公开不限于此。
110.主导电层110可以是单层膜或多层膜。在主导电层110是多层膜的情况下，形成主导电层110的多个膜中的至少一个可以包括(例如，是)al或al合金。
111.覆盖层120设置在主导电层110的顶表面上。覆盖层120可以覆盖主导电层110的顶表面以保护主导电层110。即使将al(或al合金)涂覆到主导电层110，也可以抑制、减少或防止al的小丘(hillocks)，并且可以抑制、减少或防止在将其他元件形成在主导电层110上的工艺中可能导致的对主导电层110的损坏和/或在主导电层110中的缺陷。因此，可以抑制、减少或防止对第一导电层100的表面的损坏和/或在第一导电层100的表面上的缺陷或者第一导电层100的电阻的增加，并且可以改善第一导电层100的可靠性。
112.覆盖层120可以形成为具有其中堆叠有异质材料层的多层结构。在一些实施例中，覆盖层120可以包括堆叠的多个层。例如，覆盖层120可以包括第一覆盖层121和第二覆盖层122。第一覆盖层121和第二覆盖层122可以由不同的材料形成。
113.第一覆盖层121可以设置在主导电层110上，并且第二覆盖层122可以设置在第一覆盖层121上。例如，第一覆盖层121可以设置在主导电层110和第二覆盖层122之间。
114.形成覆盖层120的多层结构的第一覆盖层121和第二覆盖层122可以由导电材料形成。覆盖层120的总导电率可以小于主导电层110的导电率。例如，第一覆盖层121和第二覆盖层122中的每一个可以包括(例如，是)ti或氮化钛(tin)。例如，覆盖层120可以具有其中交替地堆叠有tin层和ti层的结构。在一些实施例中，第一覆盖层121可以是包括(例如，是)tin的tin层，并且第二覆盖层122可以是包括(例如，是)ti的ti层。tin层和ti层是具有不同的物理性质的异质材料，但是因为tin层和ti层均共用(例如，包括)ti，所以tin层和ti层可以通过连续的工艺形成。稍后将对此进行更详细的描述。
115.覆盖层120可以具有足够的厚度以有效地保护主导电层110，但是覆盖层120的厚度t120可以小于主导电层110的厚度t110。例如，覆盖层120的厚度t120可以是主导电层110的厚度t110的一半或小于一半。
116.覆盖层120的厚度t120可以在400埃至2000埃的范围内。第一覆盖层121的厚度t121可以在100埃至500埃或250埃至350埃的范围内。第二覆盖层122的厚度t122可以在1000埃至1500埃或1100埃至1300埃的范围内。
117.如稍后将描述的，可以通过单个掩模工艺来形成第一导电层100的主导电层110和覆盖层120。主导电层110的侧表面、第一覆盖层121的侧表面和第二覆盖层122的侧表面可以全部对齐，但是本公开不限于此。在一些实施例中，主导电层110、第一覆盖层121和第二覆盖层122中的仅两个可以使它们的侧表面对齐，或者主导电层110、第一覆盖层121和第二覆盖层122可以全部不使它们的侧表面对齐。
118.上文已经将覆盖层120描述为具有包括第一覆盖层121和第二覆盖层122的多层结构，但是本公开不限于此。在一些实施例中，覆盖层120可以具有单层结构。在这种情况下，覆盖层120可以包括第一覆盖层121和第二覆盖层122中的一个，第一覆盖层121和第二覆盖层122分别包括(例如，分别是)tin和ti。即使覆盖层120仅包括(例如，仅是)第一覆盖层121和第二覆盖层122中的一个，覆盖层120也可以具有与厚度t120基本上相同的厚度。例如，在这种情况下，覆盖层120可以与第一覆盖层121或第二覆盖层122具有相同的组成，并且因
此，覆盖层120可以包括(例如，是)tin或ti。
119.在下文中，将参照图6和图7描述第二导电层200的堆叠结构以及第一导电层100和第二导电层200之间的接触关系。
120.第二导电层200可以包括主导电层210、覆盖层220和阻挡层230。覆盖层220和阻挡层230可以设置在主导电层210上。覆盖层220可以设置在主导电层210上(例如，上方)，并且阻挡层230可以设置在主导电层210下方。例如，主导电层210可以设置在覆盖层220和阻挡层230之间。覆盖层220可以设置在主导电层210和第三绝缘膜il3之间，并且阻挡层230可以设置在主导电层210和半导体层scl之间。在一些实施例中，阻挡层230可以设置在主导电层210和第二绝缘膜il2之间。
121.第二导电层200的主导电层210可以与第一导电层100的主导电层110基本上相同(例如，可以具有与第一导电层100的主导电层110基本上相同的组成)，并且第二导电层200的覆盖层220可以与第一导电层100的覆盖层120基本上相同(例如，可以具有与第一导电层100的覆盖层120基本上相同的组成)。例如，第二导电层200的主导电层210的材料(例如，组成)、厚度t210和堆叠结构可以分别与第一导电层100的主导电层110的材料(例如，组成)、厚度t110和堆叠结构基本上相同。第二导电层200的覆盖层220的材料、厚度t220(t221和t222)和堆叠结构可以分别与第一导电层100的覆盖层120的材料、厚度t120(t121和t122)和堆叠结构基本上相同。因此，可以不提供第二导电层200的主导电层210和覆盖层220的详细描述。
122.第二导电层200可以与第一导电层100具有相同的堆叠结构，并且还可以包括设置在对应的堆叠结构下方的阻挡层230。阻挡层230可以包括(例如，是)与覆盖层220的第一覆盖层221和第二覆盖层222中的一个覆盖层相同的材料。例如，阻挡层230可以是包括(例如，是)ti的ti层，但是本公开不限于此。例如，阻挡层230的厚度t230可以在100埃至300埃或10埃至500埃的范围内。
123.由于第一导电层100和第二导电层200可以彼此直接接触，并且包括(例如，是)ti的阻挡层230设置在第二导电层200的最下部，因此可以减小第一导电层100和第二导电层200的接触区域中的接触电阻，并且可以促进第一导电层100和第二导电层200的接触区域中的第一导电层100和第二导电层200的接合。
124.在一些实施例中，由于第一导电层100包括位于第一导电层100上方(例如，作为第一导电层100的最上层)的包括(例如，是)ti的第二覆盖层122，并且第二导电层200包括位于第二导电层200下方(例如，作为第二导电层200的最下层)的包括(例如，是)ti的阻挡层230，因此当第一导电层100和第二导电层200彼此直接接触时，来自第一导电层100和第二导电层200的同质材料(即，ti)可以彼此直接接触。在一些实施例中，第一导电层100的第二覆盖层122和第二导电层200的阻挡层230可以彼此直接接触。因此，第一导电层100和第二导电层200之间的接触电阻可以变得低于当异质材料在第一导电层100和第二导电层200彼此直接接触的界面if处彼此接触时的第一导电层100和第二导电层200之间的接触电阻。例如，与当第一导电层100的上表面处的材料不同于第二导电层200的下表面处的材料时相比，当第一导电层100的上表面处的材料(例如，ti)与第二导电层200的下表面处的材料(例如，ti)基本上相同时，第一导电层100和第二导电层200之间的接触电阻可以相对地低。此外，当第一导电层100和第二导电层200彼此直接接触并且从而彼此耦接时，由于来自第一
导电层100和第二导电层200的同质材料(例如，ti)接合在一起，因此可以改善第一导电层100和第二导电层200之间的接合力。
125.然而，本公开不限于此。在一些实施例中，在形成接触孔cnt5期间，第一导电层100的第二覆盖层122的部分可能被过度蚀刻，使得第二导电层200的阻挡层230可以与第一导电层100的第一覆盖层121直接接触。即使第二导电层200的阻挡层230和第一导电层100的第一覆盖层121彼此直接接触，因为第一导电层100的第一覆盖层121包括(例如，是)tin，所以仍可以实现与上文描述的优点相同的优点。
126.例如，当第二晶体管tr2的栅极电极gat2和第二下部导电图案bml2通过接触孔cnt5彼此直接接触时，可以减小第二晶体管tr2的栅极电极gat2和第二下部导电图案bml2之间的接触电阻，可以改善第二晶体管tr2的栅极电极gat2和第二下部导电图案bml2之间的接合力，并且可以进一步改善作为开关晶体管的第二晶体管tr2的器件特性和可靠性。
127.阻挡层230可以防止第二导电层200的主导电层210的底表面暴露于外部空气和/或湿气。在一些实施例中，阻挡层230可以减少第二导电层200的主导电层210的底表面暴露于外部空气和/或湿气。阻挡层230覆盖半导体层scl的顶表面，并且因此可以抑制、阻止或防止氢从半导体层scl扩散到第一晶体管tr1的沟道区域中。在下文中，将参照图8对此进行描述。
128.图8是示出根据本公开的实施例的如何防止或阻止氢扩散到具有阻挡层的半导体层中的截面图。图8示出了第一晶体管tr1的栅极电极gat1及其周围的截面图。
129.参照图8，阻挡层230可以阻止可能朝向半导体层scl行进的氢h。换句话说，氢h可以穿过主导电层210和第二绝缘膜il2朝向半导体层scl扩散，但是可能无法穿过阻挡层230。阻挡层230可以允许氢h渗透到阻挡层230中以保留在阻挡层230中，而不释放氢h。因此，阻挡层230可以抑制、减少或防止氢h的扩散。
130.阻挡层230可以设置在半导体层scl的与第一晶体管tr1的沟道区域相对应的部分上方，并且可以与第一晶体管tr1的沟道区域重叠。因此，阻挡层230可以减少、抑制或防止氢h扩散到第一晶体管tr1的沟道区域中。例如，即使第一晶体管tr1的栅极电极gat1的主导电层210包括(例如，是)al，由于在主导电层210下方(例如，在主导电层210和半导体层scl之间)存在阻挡层230，因此仍可以减少或最小化渗透到第一晶体管tr1的沟道区域中的氢h的量，并且因此，可以确保(例如，改善)第一晶体管tr1的可靠性。
131.在下文中，将参照图9描述如何利用(例如，使用)阻挡层230确保晶体管的可靠性。
132.图9示出了图示根据图8的阻挡层的存在与否的驱动电流的变化的曲线图(a)和曲线图(b)。图9的曲线图(a)示出了当第二导电层200不包括阻挡层230时的驱动电流i
ds
根据晶体管的栅极电压v
gs
的变化，并且图9的曲线图(b)示出了当第二导电层200包括阻挡层230时的驱动电流i
ds
根据晶体管的栅极电压v
gs
的变化。在此，晶体管包括包含al的栅极电极。
133.参照图9的曲线图(a)，当不提供阻挡层230时，即使晶体管的栅极电压v
gs
改变，驱动电流i
ds
也不改变。即，当不提供阻挡层230时，无论晶体管的栅极电极是否包括(例如，是否是)al以实现低电阻，大量的氢都会渗透到晶体管的沟道区域中，使得晶体管的沟道区域的电阻会减小。因此，难以控制晶体管的导通或截止，并且因此，可能无法确保晶体管的可靠性。
134.参照图9的曲线图(b)，随着晶体管的栅极电压v
gs
改变，驱动电流i
ds
改变，使得晶
体管可以具有大约0.24v的阈值电压。在一些实施例中，当晶体管的栅极电极包括阻挡层230时，如图8中所示，阻挡层230可以阻止氢朝向晶体管的沟道区域行进，并且因此可以最小化或减少晶体管的沟道区域的电阻的变化。因此，可以促进晶体管的导通或截止，并且因此，可以确保晶体管的可靠性。
135.换句话说，如图8中所示，即使晶体管的栅极电极包括(例如，是)al，由于存在阻挡层230，仍可以减少、抑制或防止氢扩散到晶体管的沟道区域中。因此，可以将晶体管的栅极电极保持在低电阻，并且可以易于控制晶体管的导通或截止，从而确保了晶体管的可靠性。
136.在下文中，将描述根据本公开的实施例的制造显示装置的方法。
137.图10至图12是示出根据本公开的实施例的制造显示装置的方法的截面图。图10至图12示出了如何制造图6的第二导电层200。图1的显示装置1的其他元件的制造已经是大体上可用的，并且因此，可以不提供其详细描述。
138.参照图10，在半导体层scl上顺序地形成包括(例如，是)ti的阻挡层材料层230a、包括(例如，是)al或al合金的主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a。在一些实施例中，在半导体层scl上形成第二绝缘膜材料层il2a，并且然后在第二绝缘膜材料层il2a上形成阻挡层材料层230a。阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a可以形成在(图4的)基体基底sub或(图4的)第一绝缘膜il1的整个表面上，以覆盖半导体层scl。
139.阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a可以通过利用溅射装置进行溅射(例如，通过在溅射装置中执行溅射)而形成。阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a可以在不同的溅射装置中形成，或者阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a中的至少一些可以通过连续溅射法形成。
140.例如，第一覆盖层材料层221a和第二覆盖层材料层222a可以通过连续溅射法形成。
141.在一些实施例中，可以将其上形成有主导电层材料层210a的基体基底sub放置在包括ti靶的溅射装置中。此后，通过利用(例如，使用)氮气作为溅射气体执行反应性溅射来形成包括(例如，是)tin的第一覆盖层材料层221a。
142.然后，在溅射装置中将氮气替换为氩气，并且继续溅射，从而形成包括(例如，是)ti的第二覆盖层材料层222a。
143.参照图11和图12，在第二覆盖层材料层222a上形成光致抗蚀剂图案pr，并且利用(例如，使用)光致抗蚀剂图案pr作为蚀刻掩模来蚀刻阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a。
144.通过利用(例如，使用)光致抗蚀剂图案pr作为蚀刻掩模执行对阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a的蚀刻。可以通过干法蚀刻来蚀刻阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a。阻挡层材料层230a、主导电层材料层210a、第一覆盖层材料层221a和第二覆盖层材料层222a可以通过具有不同组蚀刻条件的不同的蚀刻工艺在同一批次中或在不同的批次中被顺序地蚀刻。在一些实施例中，可以首先蚀刻第二覆盖层材料层222a，然后可以蚀刻第一覆盖层材料层221a，然后可以蚀刻主导电层材料层210a，并且然后可以
蚀刻阻挡层材料层230a。
145.因此，通过单个掩模工艺来蚀刻阻挡层230、主导电层210和覆盖层220，并且即使提供了阻挡层230，掩模工艺的数量也不增加。结果，即使提供了阻挡层230，也不会降低工艺效率。
146.第二绝缘膜il2可以通过利用(例如，使用)单个掩模与第二导电层200一起被蚀刻。在一些实施例中，可以通过利用(例如，使用)光致抗蚀剂图案pr蚀刻第二绝缘膜材料层il2a，以形成第二绝缘膜il2。
147.此后，可以通过经由灰化或剥离去除残留的光致抗蚀剂图案pr来获得图6的第二导电层200。
148.在下文中，将主要着重于与显示装置1的差异来描述根据本公开的其他实施例的显示装置。可以简化或者可以不重复对已经描述的元件或特征的描述。
149.图13是根据本公开的另一实施例的显示装置的截面图。
150.参照图13，图13的实施例与图4的实施例的不同之处在于，显示面板10_1的防腐蚀层cb_1具有与第一导电层100相同的图案。
151.在一些实施例中，显示面板10_1包括设置在基体基底sub上的防腐蚀层cb_1以及设置在防腐蚀层cb_1上的第一导电层100，并且防腐蚀层cb_1和第一导电层100可以在平面图中形成为基本上相同的图案，并且可以彼此重叠。防腐蚀层cb_1的侧表面与第一导电层100的侧表面对齐，但是本公开不限于此。
152.在这种情况下，防腐蚀层cb_1可以覆盖第一导电层100的整个底表面。因为防腐蚀层cb_1设置在第一导电层100下方，因此即使第一导电层100包括(例如，是)al或al合金，也可以防止或减少第一导电层100的腐蚀，并且可以确保图13的显示装置的显示质量和可靠性。
153.图14是根据本公开的另一实施例的显示装置的截面图。图14示出了作为第一导电层100_2的示例的第一下部导电图案bml1_2及其周围的截面图。
154.参照图14，图14的实施例与图5的实施例的不同之处在于，第一导电层100_2具有与图6的第二导电层200基本上相同的堆叠结构。
155.例如，第一导电层100_2可以包括主导电层110和设置在主导电层110上的覆盖层120，并且还可以包括设置在主导电层110下方的子阻挡层130_2。
156.第一导电层100_2的子阻挡层130_2可以与图6的第二导电层200的阻挡层230基本上相同。例如，第一导电层100_2的子阻挡层130_2可以包括(例如，是)ti，并且可以设置在第一导电层100_2的主导电层110下方。第一导电层100_2的子阻挡层130_2可以设置在第一导电层100_2的主导电层110和基体基底sub之间和/或设置在主导电层110和防腐蚀层cb之间。第一导电层100_2的主导电层110可以设置在第一导电层100_2的子阻挡层130_2和第一导电层100_2的覆盖层120之间。
157.在这种情况下，不仅防腐蚀层cb，而且子阻挡层130_2进一步设置在第一导电层100_2的主导电层110下方，并且因此，可以适当地阻止湿气和/或外部空气扩散到第一导电层100_2的主导电层110。因此，可以进一步抑制、减少或防止主导电层110的氧化和/或腐蚀。
158.图15是根据本公开的另一实施例的显示装置的截面图。图15示出了作为第二导电
层200_3的示例的第一晶体管tr1(参见图3和图4)的栅极电极gat1_3及其周围的截面图。
159.参照图15，图15的实施例与图6的实施例的不同之处在于，第二导电层200_3的阻挡层230_3和主导电层210具有不同的锥角，即，锥角θ2和θ1。
160.在一些实施例中，第二导电层200_3可以包括主导电层210、设置在主导电层210上的覆盖层220和设置在主导电层210下方的阻挡层230_3，并且第二导电层200_3的阻挡层230_3的锥角θ2可以不同于第二导电层200_3的主导电层210的锥角θ1。在一些实施例中，主导电层210的锥角θ1是主导电层210的一侧(例如，侧壁或侧表面)相对于主导电层210的下表面的锐角，并且阻挡层230_3的锥角θ2是阻挡层230_3的一侧(例如，侧壁或侧表面)相对于阻挡层230_3的下表面的锐角。第二导电层200_3的阻挡层230_3的锥角θ2可以小于第二导电层200_3的主导电层210的锥角θ1。
161.即使在这种情况下，第二导电层200_3的阻挡层230_3也可以最小化或减少氢扩散到tft的沟道区域中，并且因此可以确保tft的可靠性。
162.图16是根据本公开的另一实施例的显示装置的截面图。图16示出了作为第二导电层200_4的示例的第一晶体管tr1(参见图3和图4)的栅极电极gat1_4及其周围的截面图。
163.参照图16，图16的实施例与图6的实施例的不同之处在于，第二导电层200_4的阻挡层230_4的侧表面不与第二导电层200_4的主导电层210的侧表面对齐。
164.在一些实施例中，第二导电层200_4的阻挡层230_4的侧表面可以相对于第二导电层200_4的主导电层210的侧表面向外突出。例如，在平面图中，阻挡层230_4的侧表面可以延伸超过主导电层210的侧表面，使得阻挡层230_4的一部分悬在主导电层210下方。然而，本公开不限于此。在一些实施例中，第二导电层200_4的主导电层210的侧表面可以相对于第二导电层200_4的阻挡层230_4的侧表面向外突出。例如，在平面图中，主导电层210的侧表面可以延伸超过阻挡层230_4的侧表面，使得主导电层210的一部分悬在阻挡层230_4上方。
165.即使在这种情况下，第二导电层200_4的阻挡层230_4也可以最小化或减少氢扩散到tft的沟道区域中，并且因此可以确保tft的可靠性。
166.在结束详细描述时，本领域普通技术人员将理解，在实质上不脱离由权利要求及其等同物所限定的本公开的原理和范围的情况下，可以对所公开的实施例做出许多变化和适当的修改。因此，本公开的所公开的实施例仅在一般性的和描述性的意义上使用，而不是出于限制的目的。