一种LED显示器件的制作方法

一种led显示器件
技术领域
1.本技术涉及显示技术领域，特别是涉及一种led显示器件。


背景技术：

2.micro-led技术是将传统的led微缩化和矩阵化的技术，先将传统的大尺寸led芯片微缩化至微米量级的micro-led芯片，再将其矩阵化为高密度集成的led阵列，使得应用了micro-led技术的显示屏中每个像素点均可以被独立地定位、点亮，从而实现对每个micro-led芯片的精确控制，进而实现显示功能。现有技术中为了获得micro-led芯片，通常要采用刻蚀工艺控制芯片尺寸，因此带来了刻蚀损伤，引起漏电、可靠性下降、以及良率下降等问题。而且，随着micro-led芯片尺寸的缩小，刻蚀形成的芯片侧面占芯片总表面积的比例也不断增大，刻蚀损伤带来的消极影响也不断增大。


技术实现要素：

3.本技术主要解决的技术问题是提供一种led显示器件，能够提高led显示器件的可靠性和良率，降低漏电几率。
4.为解决上述技术问题，本技术采用的一个技术方案是：提供一种led显示器件，所述led显示器件包括发光外延片，所述发光外延片包括：
5.有源层；
6.第一电流扩散层和第二电流扩散层，分别设置于所述有源层的相对两侧；
7.第一电极层和第二电极层，所述第一电极层设置于所述第一电流扩散层背离所述有源层的一侧，所述第二电极层设置于所述第二电流扩散层背离所述有源层的一侧，所述第一电极层包括以阵列方式排布的多个像素电极；
8.其中，所述第一电流扩散层的厚度和电阻率设置成使得：在所述led显示器件正常工作时，所述第一电流扩散层的横向电流扩散长度满足其中ls为所述第一电流扩散层的横向电流扩散长度，d1为相邻设置的所述像素电极的边缘之间的最短间距。
9.其中，所述第一电流扩散层的横向电流扩散长度ls通过以下公式计算：
[0010][0011]
其中，k为玻尔兹曼常数，t为热力学温度，e为电子电量，t为所述第一电流扩散层的厚度，ρ为所述第一电流扩散层的电阻率，j0为在所述led显示器件正常工作时所述像素电极所覆盖的第一电流扩散层内的电流密度。
[0012]
其中，所述第一电流扩散层的电阻率大于或等于0.1ω
·
cm。
[0013]
其中，所述第一电流扩散层的厚度小于或等于1μm。
[0014]
其中，所述第一电流扩散层的电阻率大于或等于0.5ω
·
cm，所述第一电流扩散层
的厚度小于或等于0.5μm。
[0015]
其中，所述第一电流扩散层的电阻率大于或等于1ω
·
cm，所述第一电流扩散层的厚度小于或等于0.1μm。
[0016]
其中，
[0017]
其中，d1≤20μm。
[0018]
其中，其中d2为相邻设置的所述像素电极的几何中心之间的间距。
[0019]
其中，所述led显示器件进一步包括驱动背板，所述驱动背板包括背板主体以及以阵列方式排布于所述背板主体上的多个开关器件，其中，每个所述像素电极电连接至对应的所述开关器件，以由所连接的所述开关器件提供驱动信号。
[0020]
其中，所述驱动背板与所述发光外延片键合固定；所述像素电极形成于所述背板主体上，并在所述驱动背板与所述发光外延片键合固定时与所述第一电流扩散层形成导电接触；或者，所述像素电极形成于所述第一电流扩散层上，所述驱动背板进一步包括以阵列方式排布于所述背板主体上的多个键合电极，每个所述键合电极电连接至对应的所述开关器件，并与对应的所述像素电极对位键合。
[0021]
其中，所述驱动背板以生长方式形成于所述发光外延片一侧；所述像素电极形成于所述第一电流扩散层上，以生长方式形成所述驱动背板时，所述开关器件对应于所述像素电极的位置生长形成；所述led显示器件进一步包括背板衬底，位于所述背板主体远离所述像素电极一侧，且与所述背板主体键合固定。
[0022]
其中，所述第一电流扩散层和第二电流扩散层中的一个为n型半导体层，另一个为p型半导体层，所述第二电极层为公共电极层。
[0023]
为解决上述技术问题，本技术采用的一个技术方案是：提供一种led显示器件，所述led显示器件包括发光外延片，所述发光外延片包括：
[0024]
有源层；
[0025]
第一电流扩散层和第二电流扩散层，分别设置于所述有源层的相对两侧；
[0026]
第一电极层和第二电极层，所述第一电极层设置于所述第一电流扩散层背离所述有源层的一侧，所述第二电极层设置于所述第二电流扩散层背离所述有源层的一侧，所述第一电极层包括以阵列方式排布的多个像素电极；
[0027]
其中，所述第一电流扩散层的厚度和电阻率设置成使得：当每一所述像素电极与所述第二电极层分别施加正常工作电压时，所述每一像素电极所覆盖的区域内产生的光具有第一发光强度，所述每一像素电极所产生的横向扩散电流在相邻设置的其他像素电极所覆盖区域内产生的光具有第二发光强度，所述第一发光强度与所述第二发光强度的比值大于或等于10。
[0028]
其中，所述第一电流扩散层的厚度小于或等于1μm，所述第一电流扩散层的电阻率大于或等于0.1ω
·
cm。
[0029]
其中，所述第一发光强度与所述第二发光强度的比值大于或等于20。
[0030]
其中，所述每一像素电极与相邻设置的其他像素电极的边缘之间的最短间距小于
或等于10μm。
[0031]
本技术的有益效果是：区别于现有技术的情况，本技术中led显示器件正常工作时，靠近设置有像素电极的第一电极层的第一电流扩散层中，横向电流扩散长度小于或等于相邻像素电极边缘之间最短间距的一半，使得每个像素电极对应的像素点的工作电流不会扩散至相邻像素点。也就是说，每个像素点的有源层可被独立控制发光，从而在大尺寸led芯片上通过调节横向电流扩散长度实现各像素点的自隔离，无需通过刻蚀实现各像素点之间的隔离，能够避免因刻蚀损伤带来的消极影响，从而提高led显示器件的可靠性和良率，降低漏电几率。
附图说明
[0032]
为了更清楚地说明本技术实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
[0033]
图1为本技术led显示器件一实施方式的结构示意图；
[0034]
图2为驱动背板一实施方式的结构示意图；
[0035]
图3为外延结构一实施方式的结构示意图；
[0036]
图4为外延结构临时键合一实施方式的结构示意图；
[0037]
图5为外延结构与驱动背板键合一实施方式的结构示意图；
[0038]
图6为外延结构另一实施方式的结构示意图；
[0039]
图7为外延结构与驱动背板键合另一实施方式的结构示意图；
[0040]
图8为本技术led显示器件另一实施方式的结构示意图；
[0041]
图9为生长形成驱动背板一实施方式的结构示意图；
[0042]
图10为本技术led显示器件另一实施方式的结构示意图。
具体实施方式
[0043]
下面将结合本技术实施方式中的附图，对本技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本技术一部分实施方式，而不是全部实施方式。基于本技术中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。
[0044]
请参阅图1，图1为本技术led显示器件一实施方式的结构示意图，该led显示器件包括发光外延片100，发光外延片100又包括有源层11、第一电流扩散层12、第二电流扩散层13、第一电极层14和第二电极层15。其中，第一电流扩散层12和第二电流扩散层13分别设置于有源层11的相对两侧，第一电极层14设置于第一电流扩散层12背离有源层11的一侧，第二电极层15设置于第二电流扩散层13背离有源层11的一侧。第一电极层14包括以阵列方式排布的多个像素电极141，一个像素电极141对应一个像素点。像素电极141用于与驱动背板电连接，接收来自于驱动背板的驱动信号，控制对应的有源层11发光。图1中的箭头表示每个独立的像素点发光。
[0045]
其中，第一电流扩散层12和第二电流扩散层13中的一个为n型半导体层，另一个为
p型半导体层，通过在aln、algan、gan、ingan、alingan、gaas、gap、gaasp、algaas、algainp等半导体材料中掺杂形成。例如第一电流扩散层12为n型半导体层，第二电流扩散层13为p型半导体层；或者，第一电流扩散层12为p型半导体层，第二电流扩散层13为n型半导体层。针对两种不同的结构，获取本技术led显示器件的制备过程不同，具体将在下面描述，其中，有源层11、第一电流扩散层12和第二电流扩散层13均可通过外延生长工艺形成。
[0046]
第二电极层15为公共电极层，例如al、cr、ito等材质形成的公共电极层，优选第二电极层15为透明层，为发光外延片100的出光面。当第一电极层14和第二电极层15接入工作电压时，来自p型半导体层的空穴和来自n型半导体层的电子在有源层11复合发光，发光波长由半导体材料的能带决定。
[0047]
其中，第一电流扩散层12的厚度和电阻率设置成使得：在led显示器件正常工作时，第一电流扩散层12的横向电流扩散长度满足其中ls为第一电流扩散层12的横向电流扩散长度，d1为相邻设置的像素电极141的边缘之间的最短间距。图1示意性画出的情况。
[0048]
其中，像素电极141之间的间隔区域内的第一电流扩散层12的厚度可以一致，也就是说，在形成预设厚度和预设电阻率的第一电流扩散层12之后，没有经过刻蚀过程。当然，像素电极141之间的间隔区域内的第一电流扩散层12的厚度也可以不一致，在形成预设厚度和预设电阻率的第一电流扩散层12之后，也可以利用刻蚀等工艺形成其他结构特征。本技术对此不作限定。
[0049]
可见，每个像素电极141对应的像素点的工作电流不会扩散至相邻像素点。也就是说，每个像素点的有源层11可被独立控制发光，从而在大尺寸led芯片上通过调节横向电流扩散长度实现各像素点的自隔离，无需通过刻蚀实现各像素点之间的隔离，能够避免因刻蚀损伤带来的消极影响，从而提高led显示器件的可靠性和良率，降低漏电几率。而且，自隔离的实现能够简化芯片工艺流程，降低生产成本。
[0050]
在一个实施方式中，请继续参阅图1，第一电流扩散层12的横向电流扩散长度ls通过以下公式(1)计算：
[0051][0052]
其中，k为玻尔兹曼常数，t为热力学温度，e为电子电量，t为第一电流扩散层12的厚度，ρ为第一电流扩散层12的电阻率，j0为在led显示器件正常工作时像素电极141所覆盖的第一电流扩散层12内的电流密度。可见，横向电流扩散长度ls随第一电流扩散层12的厚度t的减小而减小，随第一电流扩散层12的电阻率ρ的增大而减小，为了使每个像素电极141对应的像素点的工作电流不会扩散至相邻像素点，需要降低横向电流扩散长度ls。
[0053]
本实施方式通过限定第一电流扩散层12的电阻率ρ大于或等于0.1ω
·
cm，并通过调节厚度t和电流密度j0来实现或其他更小的尺寸，例如电阻率ρ为0.1ω
·
cm、0.3ω
·
cm、0.5ω
·
cm、0.7ω
·
cm、1ω
·
cm等，具体可通过调节外延生长工艺的参数实现。
[0054]
在一个实施方式中，还可通过限定第一电流扩散层12的厚度t小于或等于1μm来实现例如厚度t为1μm、0.8μm、0.6μm、0.4μm、0.2μm、0.1μm等，具体可通过调节外延生长工艺的参数实现。
[0055]
在一个实施方式中，还可通过同时限定第一电流扩散层12的电阻率ρ大于或等于0.5ω
·
cm，以及第一电流扩散层12的厚度t小于或等于0.5μm来实现例如电阻率ρ为0.5ω
·
cm、0.8ω
·
cm、1.2ω
·
cm、1.5ω
·
cm、1.8ω
·
cm等，同时厚度t为0.5μm、0.4μm、0.3μm、0.2μm、0.1μm等，具体可通过调节外延生长工艺的参数实现。
[0056]
在一个实施方式中，还可通过同时限定第一电流扩散层12的电阻率ρ大于或等于1ω
·
cm，第一电流扩散层12的厚度t小于或等于0.1μm来实现例如电阻率ρ为1ω
·
cm、1.2ω
·
cm、1.4ω
·
cm、1.6ω
·
cm、2ω
·
cm等，同时厚度t为0.1μm、0.08μm、0.06μm、0.04μm等，具体可通过调节外延生长工艺的参数实现。
[0057]
值得注意的是，半导体层的电阻率一般是通过掺杂率控制的，一般来说掺杂率越高，则电阻率越低(导电率越高)。在上述实施例中，第一电流扩散层12的电阻率远大于常规led所使用的半导体的电阻率，即所需的掺杂率更低，不会增加led的制造难度，反而有所减低。此外，第一电流扩散层12的厚度也远小于常规led所使用的半导体的厚度，进而降低了材料成本。
[0058]
在一个实施方式中，为了进一步确保每个像素电极141对应的像素点的工作电流不会扩散至相邻像素点，限定第一电流扩散层12的横向电流扩散长度则相邻两个像素电极141对应的像素点的工作电流能够相向扩散到的最远端之间的距离最少也有d1/3，甚至d1/5、d1/10或者更小，使得各像素点可被独立控制发光，无需通过刻蚀工艺进行隔离。
[0059]
在一个实施方式中，相邻设置的像素电极141的边缘之间的最短间距d1≤20μm，例如20μm、18μm、16μm、14μm、12μm、10μm、5μm、1μm等，能够在无需通过刻蚀工艺进行隔离的基础上满足led显示器件的像素密度要求。
[0060]
在一个实施方式中，本技术led显示器件还满足：其中d2为相邻设置的像素电极的几何中心之间的间距。使得相邻设置的像素电极141的边缘之间的最短间距d1不至于过小，导致难以控制第一电流扩散层12的横向电流扩散长度还使得d1不至于过大，导致像素密度过低，降低显示效果。
[0061]
在一个实施方式中，请继续参阅图1，本技术led显示器件进一步包括驱动背板200，驱动背板200包括背板主体21以及以阵列方式排布于背板主体21上的多个开关器件(图未示)，其中驱动背板200与发光外延片100键合固定，且每个像素电极141电连接至对应的开关器件，以由所连接的开关器件提供驱动信号。即开关器件与像素电极141一一对应。
[0062]
其中，在制备led显示器件的过程中，像素电极141可先对应开关器件形成于背板主体21上，并在驱动背板200与发光外延片100键合固定时与第一电流扩散层12形成导电接
触，即将像素电极141与第一电流扩散层12进行键合固定。驱动信号由开关器件直接传递至对应的像素电极141，从而控制像素电极141所覆盖的有源层11发光，在满足的基础上，实现像素点的单独控制。而且制备过程中可减少对位工艺，提高工艺良率。
[0063]
在其他实施方式中，像素电极141也可以直接形成于第一电流扩散层12上，则驱动背板200进一步包括以阵列方式排布于背板主体21上的多个键合电极，每个键合电极电连接至对应的开关器件，并与对应的像素电极141对位键合，驱动信号由开关器件经过键合电极传递至对应的像素电极141，从而控制像素电极141所覆盖的有源层11发光，在满足的基础上，实现像素点的单独控制。
[0064]
下面分别说明第一电流扩散层12为n型半导体层和p型半导体层两种情况下，本技术led显示器件的制备过程，两种情况下均为像素电极141对应开关器件形成于背板主体21上，且驱动背板200与发光外延片100通过键合方式固定。
[0065]
首先均需要提供驱动背板，请参阅图2，图2为驱动背板一实施方式的结构示意图，驱动背板200包括背板主体21以及以阵列方式排布于背板主体21上的多个开关器件(图未示)，其中，上述第一电极层14包括的以阵列方式排布的多个像素电极141也预先与对应的开关器件形成导电连接。其中，背板主体21上朝向上述发光外延片100一侧表面的背板接触金属优选使用alge、cr、ti、pt、au、sn等材料或合金，最优为反射率高的alge材料，用于将发光外延片100朝向背板主体21的光反射至出光面。
[0066]
同时，还需要提供外延结构，请结合图2参阅图3，图3为外延结构一实施方式的结构示意图，外延结构300包括衬底31、缓冲层32和上述第一电流扩散层12、有源层11、以及第二电流扩散层13，其中，第一电流扩散层12为n型半导体层、第二电流扩散层13为p型半导体层。具体是利用外延工艺在衬底31上依次形成缓冲层32、第一电流扩散层12、有源层11、以及第二电流扩散层13，其中缓冲层32是为了降低衬底31与n型半导体层之间因晶格失配而产生的不利影响。在形成第一电流扩散层12时就需要依据驱动背板200的尺寸信息设计其厚度t和电阻率ρ，使得第一电流扩散层12的横向电流扩散长度满足其中ls为第一电流扩散层12的横向电流扩散长度，d1为相邻设置的像素电极141的边缘之间的最短间距。
[0067]
接着在外延结构300的第二电流扩散层13一侧表面形成第二电极层15，例如透明电极ito，请参阅图4，图4为外延结构临时键合一实施方式的结构示意图，再从第二电极层15一侧将外延结构300通过临时键合层41转移到临时衬底42上，临时键合层41可由热塑性材料形成，后续可通过高温热解的方式移除。接着通过研磨、化学腐蚀、激光剥离等方式移除衬底31，并通过干法或湿法刻蚀方式移除缓冲层32。
[0068]
进一步地，请结合图1和图4参阅图5，图5为外延结构与驱动背板键合一实施方式的结构示意图，将移除了衬底31和缓冲层32的外延结构300从第一电流扩散层12一侧与驱动背板200键合，具体为与形成于开关器件上的像素电极141键合，并采用高温退火的方式形成欧姆接触。然后通过高温热解的方式移除临时衬底42和临时键合层41，得到本技术led显示器件。
[0069]
在另一种情况下，请参阅图6，图6为外延结构另一实施方式的结构示意图，外延结
构300包括衬底31、缓冲层32和上述第二电流扩散层13、有源层11、以及第一电流扩散层12，其中，第二电流扩散层13为n型半导体层、第一电流扩散层12为p型半导体层。
[0070]
然后直接从p型半导体层(即第一电流扩散层12)一侧将外延结构300与驱动背板200键合，具体为与形成于开关器件上的像素电极141键合，并采用高温退火的方式形成欧姆接触。具体可参阅图7，图7为外延结构与驱动背板键合另一实施方式的结构示意图。
[0071]
接着依次移除衬底31和缓冲层32，并在第二电流扩散层13一侧表面形成第二电极层15，例如透明电极ito，为形成欧姆接触，可在ito与n型半导体层(即第二电流扩散层13)之间形成厚度小于5nm的al、cr导电层，从而得到本技术led显示器件，具体可结合参阅图1和图7。
[0072]
在一个实施方式中，请参阅图8，图8为本技术led显示器件另一实施方式的结构示意图，与图1所示led显示器件相同，本实施方式中led显示器件包括也发光外延片100，发光外延片100又包括有源层11、第一电流扩散层12、第二电流扩散层13、第一电极层14和第二电极层15。图8中的箭头表示每个独立的像素点发光。
[0073]
其中，与上述实施方式相同，第一电流扩散层12的厚度和电阻率设置成使得：在led显示器件正常工作时，第一电流扩散层12的横向电流扩散长度满足其中ls为第一电流扩散层12的横向电流扩散长度，d1为相邻设置的像素电极141的边缘之间的最短间距。也就是说，每个像素点的有源层11可被独立控制发光，从而在大尺寸led芯片上通过调节横向电流扩散长度实现各像素点的自隔离，无需通过刻蚀实现各像素点之间的隔离，能够避免因刻蚀损伤带来的消极影响，从而提高led显示器件的可靠性和良率，降低漏电几率。而且，自隔离的实现能够简化芯片工艺流程，降低生产成本。
[0074]
具体可通过控制第一电流扩散层12的厚度和电阻率使led显示器件具有上述特征，可参阅上述实施方式，此处不再赘述。
[0075]
在一个实施方式中，请继续参阅图8，led显示器件进一步包括驱动背板200，驱动背板200包括背板主体21以及以阵列方式排布于背板主体21上的多个开关器件22，其中驱动背板200以生长方式形成于发光外延片100一侧，且每个像素电极141电连接至对应的开关器件22，以由所连接的开关器件22提供驱动信号。即开关器件22与像素电极141一一对应。
[0076]
像素电极141形成于第一电流扩散层12上，以生长方式形成驱动背板200时，开关器件22对应于像素电极141的位置生长形成。
[0077]
led显示器件进一步包括背板衬底201和键合材料层202，背板衬底201位于背板主体21远离像素电极141一侧，且与背板主体21键合固定，即通过键合材料层202设置于背板主体21远离像素电极141一侧。
[0078]
下面以第一电流扩散层12为p型半导体层为例，说明图8所示led显示器件的制备过程。
[0079]
首先提供如图6所示的为外延结构300，外延结构300包括衬底31、缓冲层32和上述第二电流扩散层13、有源层11、以及第一电流扩散层12，其中，第二电流扩散层13为n型半导体层、第一电流扩散层12为p型半导体层。具体为在衬底31上依次外延生长缓冲层32、第二电流扩散层13、有源层11、以及第一电流扩散层12，再在第一电流扩散层12上形成阵列排布
的像素电极141。像素电极141与第一电流扩散层12形成欧姆接触，同时包括高反射性表面，以将有源层11射向像素电极141的光向出光方向反射。
[0080]
然后，请结合图6和图8参阅图9，图9为生长形成驱动背板一实施方式的结构示意图，在像素电极141一侧生长形成驱动背板200的背板主体21和开关器件22，其中，开关器件22对应于像素电极141的位置。背板主体21包括绝缘层211和多晶硅层212，绝缘层211用于隔离多个像素电极141、以及隔离第一电流扩散层12与多晶硅层212。其中，多晶硅层212又包括形成tft的各功能层，与现有技术中相同，此处不再赘述。并在驱动背板200一侧利用键合材料层202将驱动背板200与背板衬底201键合固定，以对其他各层结构起到支撑作用，提高led显示器件的强度和使用寿命。
[0081]
然后，请结合图9继续参阅图8，将图9所示结构翻转，并通过研磨、化学腐蚀、激光剥离等方式移除衬底31，并通过干法或湿法刻蚀方式移除缓冲层32。接着在第二电流扩散层13一侧表面形成第二电极层15，例如透明电极ito，得到图8所示的led显示器件。
[0082]
当然，第一电流扩散层12也可以为n型半导体层，制备过程可参阅上述实施方式，此处不再一一作图详细说明过程。
[0083]
在一个实施方式中，请参阅图10，图10为本技术led显示器件另一实施方式的结构示意图，在图1所示结构的基础上，本实施方式中led显示器件还包括挡光件500，位于相邻像素电极141之间的位置。如前所述，每个像素电极141对应的像素点的发光均可独立控制，但是相邻像素点之间可能出现光串扰现象，影响显示效果。挡光件500具有高反射性表面，可将要射入相邻像素点区域的光线反射回当前像素点区域内，从而改善光串扰现象，提高显示效果。
[0084]
其中，挡光件500的材质可以直接由高反射性金属形成，也可以先形成绝缘透明介质层，再镀高反射性金属覆盖介质层的表面。挡光件500的形状可以为矩形、梯形、三角形等，改善光串扰的同时还可以调节出光角度。图10示意性画出其中一种情况。
[0085]
进一步地，请继续参阅图10，本技术led显示器件还包括调节件600，位于相邻挡光件500之间的位置，即对应每个像素点设置，具体可采用su8材料(一种负性环氧光刻胶)形成透镜，能够改善每个像素的出光角度，增加出光效率。
[0086]
当然，上述挡光件500和调节件600也可设置于图8所示led显示器件上，实现改善光串扰现象，提高显示效果，改善出光角度，增加出光效率等目的，此处不再作图说明。
[0087]
在一个实施方式中，请继续参阅图1，与上述实施方式相同的是，本实施方式中，led显示器件同样包括有源层11、第一电流扩散层12、第二电流扩散层13、第一电极层14和第二电极层15。其中，第一电流扩散层12和第二电流扩散层13分别设置于有源层11的相对两侧，第一电极层14设置于第一电流扩散层12背离有源层11的一侧，第二电极层15设置于第二电流扩散层13背离有源层11的一侧。第一电极层14包括以阵列方式排布的多个像素电极141，一个像素电极141对应一个像素点。
[0088]
其中，第一电流扩散层12的厚度和电阻率设置成使得：当每一像素电极141与第二电极层15分别施加正常工作电压时，每一像素电极141所覆盖的区域内产生的光具有第一发光强度e1，每一像素电极141所产生的横向扩散电流在相邻设置的其他像素电极141所覆盖区域内产生的光具有第二发光强度e2，第一发光强度e1与第二发光强度e2的比值e1/e2大于或等于10，例如e1/e2为10、15、20、30、50等。
[0089]
像素电极141所覆盖的第一电流扩散层12内的电流会进行横向扩散，电流扩散到的区域会产生预设波长的光，且电流扩散的距离越远，产生的光强度越弱，本实施方式限定e1/e2≥10，使得从当前像素点扩散到相邻像素点的电流产生的光强度基本可以忽略，从而实现像素点之间的自隔离，使每个像素点的发光可以被单独控制。因此，本实施方式无需通过刻蚀实现各像素点之间的隔离，能够避免因刻蚀损伤带来的消极影响，提高led显示器件的可靠性和良率，降低漏电几率。而且，自隔离的实现能够简化芯片工艺流程，降低生产成本。
[0090]
此时，第一电流扩散层12的电阻率和厚度亦可以采用上文描述的各种限定。例如，可通过限定第一电流扩散层12的厚度小于或等于1μm，例如1μm、0.8μm、0.6μm、0.4μm、0.2μm、0.1μm等，第一电流扩散层12的电阻率大于或等于0.1ω
·
cm，例如0.1ω
·
cm、0.3ω
·
cm、0.5ω
·
cm、0.7ω
·
cm、1ω
·
cm等，来实现e1/e2≥10。具体可通过调节形成第一电流扩散层12的外延生长工艺的参数实现。
[0091]
在一个实施方式中，进一步限定第一发光强度e1与第二发光强度e2的比值大于或等于20，例如e1/e2为30、50、100等，能够提高各像素点之间的自隔离效果，减少各像素点之间的相互串扰，提高led显示器件的良率和显示效果。
[0092]
在一个实施方式中，每一像素电极141与相邻设置的其他像素电极141的边缘之间的最短间距小于或等于10μm，例如10μm、8μm、6μm、4μm、2μm等，能够在无需通过刻蚀工艺进行隔离的基础上满足led显示器件的像素密度要求。
[0093]
当然，上述第一发光强度e1与第二发光强度e2的关系限定也可设置于图8所示led显示器件上，实现各像素点之间的隔离，避免因刻蚀损伤带来的消极影响，提高led显示器件的可靠性和良率，降低漏电几率，此处不再赘述。
[0094]
可以理解的是，本实施方式中led显示器件还包括上述驱动背板200，用于通过像素电极141向对应的像素点提供驱动信号，具体可参阅上述实施方式，此处不再赘述。
[0095]
以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。