基于FDSOI的背偏压控制的芯片结构及其制造方法与流程

本发明涉及半导体技术领域，具体涉及基于fdsoi的背偏压控制的芯片结构及其制造方法。

背景技术：

目前，在芯片制程工艺中，大多先将芯片上的不同电路模块按照制程工艺制作在不同的晶圆上，然后再将这些电路模块平铺集成在同一块底板上，实现这些电路模块的电性连接，最后对底板进行封装，形成最后的成品。例如集成了中央处理器cpu、随机存储器ram、只读存储器rom、多种i/o口和中断系统、定时器/计数器单片机芯片。然而随着芯片功能的不断增加，芯片中的电路模块也越来越多，如果电路模块仍然平铺在底板上，会导致芯片的面积越来越大。

在mos管的发展历程中，基于soi的超薄绝缘层上硅体技术的fd-soi晶体管由于其漏/源寄生电容小、器件的延迟和动态功耗更低、以及阈值电压不依赖于栅极偏置，更适合于低功率应用。另外相比较于基于体硅的mos管或者finfet，fd-soi晶体管由于具有灵活可调的背偏压可以极大地提升芯片性能。然而如图1所示，现有晶圆上的fdsoi晶体管的背偏压控制端从晶圆上面引出，同栅极、源极和漏极争夺金属互联面积，而这种结构往往导致采用fdsoi晶体管的芯片面积会比传统体硅或者finfet大。

技术实现要素：

鉴于背景技术的不足，本发明是提供了基于fdsoi的背偏压控制的芯片结构及其制造方法，用来减小采用fdsoi晶体管的芯片的面积。

为解决以上技术问题，本发明提供了如下技术方案：基于fdsoi的背偏压控制的芯片结构，包括第一晶圆和第二晶圆，所述第一晶圆上设有第一芯片，所述第一芯片的最上层的金属连线层设有m个第一键合pad；所述第二晶圆上设有第二芯片，所述第二芯片的最上层的金属连线层设有m个第二键合pad；所述第一芯片所述第二芯片键合，当所述第一芯片与所述第二芯片键合后，所述m个第一键合pad与所述m个第二键合pad一一电性连接。

可选地，在某种实施方式中，所述m个第一键合pad在所述第一芯片的最上层的金属连线层均匀分布，所述m个第二键合pad在所述第二芯片的最上层的金属连线层均匀分布。

可选地，在某种实施方式中，所述第一芯片的钨通孔层设有接触pad。

可选地，在某种实施方式中，所述第一芯片和第二芯片在所述接触pad的上方设有硅通孔，所述硅通孔内填充有金属，所述金属与所述接触pad电连接。

可选地，在某种实施方式中，所述第二芯片衬底上设有离子层，所述离子层与所述第二芯片中的fdsoi晶体管对应设置，所述离子层上开设有背偏压通孔，所述背偏压通孔内填充有金属。

可选地，在某种实施方式中，所述第二晶圆在所述离子层的上方设有交互层，所述交互层内设有第一金属连接线路和第二金属连接线路，所述第一金属连接线路与所述硅通孔内的金属电连接，所述第二金属连接线路与所述背偏压通孔内的金属电连接。

基于fdsoi的背偏压控制的芯片结构的制造方法，包括以下步骤：

s1：在第一晶圆上制作第一芯片，在第一芯片的最上层的金属连线层制作m个第一键合pad，m为正整数，在第一芯片的钨通孔层制作接触pad；

s2：在第二晶圆上制作第二芯片，在第二芯片的最上层的金属连线层制作m个第二键合pad;

s3：将第一芯片与第二芯片键合，使第一芯片上的m个第一键合pad与第二芯片上的m个第二键合pad一一电连接；

s4：先在第二晶圆上将第二芯片的衬底进行减薄，然后在第二芯片的衬底上进行离子注入形成离子层，所述离子层与第二芯片上的fdsoi晶体管对应设置；

s5：在所述离子层上蚀刻背偏压通孔，在背偏压通孔中填充金属；

s6：在所述接触pad的上方蚀刻硅通孔，在所述硅通孔中填充金属，所述硅通孔中的金属与所述接触pad电连接；

s7：在第二芯片的衬底上方制作交互层，在交互层内制作第一金属连接线路和第二金属连接线路，所述第一金属连接线路与所述硅通孔中的金属电连接，所述第二金属连接线路与所述背偏压通孔中的金属电连接。

可选地，在某种实施方式中，所述m个第一键合pad在所述第一芯片的最上层的金属连线层上均匀分布，所述m个第二键合pad在所述第二芯片的最上层的金属连线层均匀分布。

本发明与现有技术相比所具有的有益效果是：

1：本发明的芯片结构中，第一芯片和第二芯片通过键合的方式连接，而不是在平铺在底板上后通过金属线路连接，减少了第一芯片和第二芯片集成时所需要的面积；

2：当第一晶圆与第二晶圆键合后，由于第二芯片中的fdsoi晶体管的背偏压控制端从第二芯片的衬底向上引出，不用和fdsoi晶体管的源极、漏极和栅极争夺金属面积，降低了fdsoi晶体管的面积，进而能够降低整个第二芯片的面积。

附图说明

图1为现有芯片中fdsoi晶体管的背偏压控制端的引出结构示意图；

图2为本发明的fdsoi晶体管的背部偏压控制端的引出结构示意图；

图3为实施例中第一晶圆上制作第一芯片、第一键合pad和接触pad后的结构示意图；

图4为实施例中第二晶圆上制作第二芯片和第二键合pad后的结构示意图；

图5为第一晶圆与第二晶圆键合后的结构示意图；

图6为图5中第二晶圆上的第二芯片的衬底减薄和注入离子后的结构示意图；

图7为实施例中定义硅通孔、沟槽和背偏压通孔的示意图；

图8为实施例中蚀刻硅通孔和沟槽和背偏压通孔的结构示意图；

图9为本发明的芯片结构的结构示意图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

如图3-9所示，基于fdsoi的背偏压控制的芯片结构，包括第一晶圆100和第二晶圆200，第一晶圆100上设有第一芯片101，第一芯片101的最上层的金属连线层102设有m个第一键合pad103；第二晶圆200上设有第二芯片201，第二芯片201的最上层的金属连线层202设有m个第二键合pad203；第一芯片101与第二芯片201键合，当第一芯片101与第二芯片201键合后，m个第一键合pad103与所述m个第二键合pad203一一电性连接。

第一晶圆100和第二晶圆200可以为fdsoiwafer、epiwafer或者lowcopwafer。

作为进一步的技术方案，本实施例中，m个第一键合pad103在第一芯片101的最上层的金属连线层102均匀分布，m个第二键合pad203在第二芯片201的最上层的金属连线层202均匀分布。其中均匀分布包括当m个第一键合pad103单排分布时，每两个相邻的第一键合pad103之间的间距相同；当m个第一键合pad103多排分布时，每相邻的两排第一键合pad103的间距相同，所有排中的每两个相邻的第一键合pad103之间的间距相同；当m个第一键合pad103呈圆形分布时，每两个相邻的第一键合pad103之间的间距相同。

另外在实际使用时，m个第一键合pad103也可以不均匀分布，第一键合pad103的分布情况可以根据实际需求来确定。

作为进一步的技术方案，本实施例中，第一芯片101的钨通孔层设有接触pad104。第一芯片101中的电路通过接触pad104和外围电路进行信号交互。另外在实际使用时，接触pad104可以设置在第一芯片101的外围，或者钨通孔层上的接触pad104位于第一芯片101的四周，具体可以根据实际需求决定。

更进一步地，本实施例中，第一芯片101和第二芯片201在接触pad104的上方设有硅通孔303，当第一芯片101和第二芯片201键合后，硅通孔303延伸至第一芯片101的顶部。硅通孔303内填充有金属310，金属310与接触pad104电连接，接触pad104通过金属310与外围电路进行信号交互。

作为进一步的技术方案，本实施例中，第二芯片201衬底上设有离子层204，离子层204与第二芯片201中的fdsoi晶体管对应设置，离子层204上开设有背偏压通孔301，背偏压通孔301内填充有金属。当向背偏压通孔301中的金属输入控制电压时可以对fdsoi晶体管进行调节。

作为进一步的技术方案，本实施例中，第二晶圆200在离子层的204上方设有交互层306，交互层306内设有第一金属连接线路308和第二金属连接线路307，第一金属连接线路308与硅通孔303内的金属310电连接，第二金属连接线路307与背偏压通孔301内的金属电连接。参照图9，图9中的第二芯片201仅以四个fdsoi晶体管为例，第二金属连接线路307包括上方的一个金属pad311和下方的两个金属pad311，左侧两个fdsoi晶体管的背偏压通孔301内的金属与第二金属连接线路307下方左侧的金属pad311电连接，右侧两个fdsoi晶体管的背偏压通孔301内的金属与第二金属连接线路307下方右侧的金属pad311电连接，第二金属连接线路307下方的两个金属pad311与第二金属连接线路307上方的金属pad311电连接，因此在实际使用时可以将某一范围内所有fdsoi晶体管的背偏压通孔301内的金属接到第二金属连接线路307上的金属pad311上，例如将z个同是n型的fdsoi晶体管的背偏压通孔301内的金属与第二金属连接线路307上的一个金属pad311电连接，又或者将y个p型fdsoi晶体管的背偏压孔301内的金属与第二金属连接线路307上的一个金属pad311电连接，y和z为正整数。另外图9中的第二金属连接线路307近仅为示意，可以根据实际第二芯片201中的fdsoi晶体管的位置设置四个以上的金属pad311，所有金属pad311可以分多层设置。

基于fdsoi的背偏压控制的芯片结构的制造方法，包括以下步骤：

s1：如图3所示，在第一晶圆100上制作第一芯片101，在第一芯片101的最上层的金属连线层102制作m个第一键合pad103，m为正整数，在第一芯片101的钨通孔层制作接触pad104；其中图3中的第一芯片101仅为示意，第一芯片101的具体电路结构应根据实际设计决定；

s2：如图4所示，在第二晶圆200上制作第二芯片201，在第二芯片201的最上层的金属连线层202制作m个第二键合pad203;

s3：如图5所示，将第一芯片101与第二芯片201键合，使第一芯片101上的m个第一键合pad103与第二芯片201上的m个第二键合pad203一一电连接，本实施例中m为4，在实际使用时m为正整数，其大小可以根据实际需求确定；

s4：先在第二晶圆200上将第二芯片201的衬底进行减薄，然后在第二芯片201的衬底上进行离子注入形成离子层204，离子层204与第二芯片200上的fdsoi晶体管对应设置，本发明的芯片结构在进行该步骤后的结构示意图参照图6，图6中的第二芯片201包括四个fdsoi晶体管；

s5：如图8所示，在离子层204上蚀刻背偏压通孔301，在背偏压通孔301中填充金属；

s6：如图9所示，在接触pad104的上方蚀刻硅通孔303，在硅通孔303中填充金属310，硅通孔303中的金属310与接触pad104电连接，

s7：如图9所示，在第二芯片200的衬底上方制作交互层306，在交互层306内制作第一金属连接线路308和第二金属连接线路307，第一金属连接线路308与硅通孔303中的金属310电连接，第二金属连接线路307与背偏压通孔301中的金属电连接。

具体地，本发明的制造方法中，m个第一键合pad103在第一芯片101的最上层的金属连线层102上均匀分布，m个第二键合pad203在第二芯片201的最上层的金属连线层203均匀分布，m个第一键合pad103的分布方式可以参照前述芯片结构部分。

具体地，本实施例中，在步骤s5之前，先在第二芯片201地衬底上涂抹光刻胶形成光刻胶层300，然后通过曝光和显影工艺在光刻胶层300上定义背偏压通孔301的位置。

综上，本发明具有以下有益效果，首先本发明的芯片结构中，第一芯片101和第二芯片201通过键合的方式连接，而不是在平铺在底板上后通过金属线路连接，减少了第一芯片101和第二芯片201集成时所需要的面积；另外当第一晶圆100与第二晶圆200键合后，由于第二芯片101中的fdsoi晶体管的背偏压控制端从第二芯片201的衬底向上引出，具体可参照图2，不用和fdsoi晶体管的源极、漏极和栅极争夺金属面积，降低了fdsoi晶体管的面积，进而能够降低整个第二芯片201的面积。

上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。