一种存储器以及电子设备的制作方法

1.本技术属于电子产品技术领域，具体涉及一种存储器以及电子设备。


背景技术：

2.微处理器(microcontroller unit，mcu)发展至今已进入28nm以下，因为高集成度，很难采用以前电子存储模式来进行数据存储。近年来，业内提出了一种新的存储方案，即可变磁阻式随机存储器(magnetic random access memory，mram)，其具有高集成度、低功耗及读写速度快的特点。
3.微处理器发展至今，前段式浮动栅极/电子捕捉等模式因集成度限制，已无法做到适配22nm以及以下制程。22nm以及以下目前有两种模式：可变磁阻式随机存储器mram和可变电阻式随机存储器(resistive random access memory，reram)，这两种模式均是通过高低阻值的方式来表征存储状态，都有可进一步集成的可能性，且能耗低、反应速度快，适用于当下对微处理器mcu更高的运算能力及存储空间的需求。特别是，其中的可变磁阻式随机存储器mram可以做到gb(giga比特)级别的存储量级。
4.然而，可变磁阻式随机存储器mram在应用中被发现，其对应用环境磁场要求较高，但其自身的防磁能力很有限。而在相关的技术中，目前防磁屏蔽封装方式均会产生较大的结构冗余，而且防磁效果不佳。


技术实现要素：

5.本技术旨在提供一种存储器以及电子设备，至少解决现有存储器中的存储区块自身的防电磁干扰能力较低，容易受到周围环境电磁场干扰的问题。
6.为了解决上述技术问题，本技术是这样实现的：
7.第一方面，本技术实施例提出了一种存储器，所述存储器包括：
8.第一金属层，所述第一金属层上形成有第一电磁屏蔽结构；
9.存储区块，所述存储区块设置于所述第一金属层上，所述第一电磁屏蔽结构围绕所述存储区块设置；
10.外围部，所述外围部围设在所述第一金属层的边缘上，所述外围部上形成有第二电磁屏蔽结构，所述第二电磁屏蔽结构上开设有多个过孔；以及
11.最后金属层盖板，所述最后金属层盖板盖设在所述外围部上，所述最后金属层盖板上形成有第三电磁屏蔽结构；
12.所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构可围合形成电磁屏蔽空间，所述存储区块收容在所述电磁屏蔽空间内。
13.第二方面，本技术实施例提出了一种电子设备，所述电子设备包括如上所述的存储器。
14.在本技术的实施例中，为存储器提供了一种防电磁干扰的方案，其中通过调整存储器后段金属连线层构架，能够在不增加现有制程的前提下将整个存储区块全面包裹住
(例如六面包裹)，这样封闭效果好，环境中的电、磁场影响会被有效阻挡，改善了现有存储器自身的防电磁能力，相比于现有技术，具有较佳的防电磁效果。而且，该方案是将整个存储区块作为一个单元进行整体隔离，制作难度较低。
15.本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
16.本技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
17.图1是根据本技术实施例提供的存储器的结构示意图之一；
18.图2是根据本技术实施例提供的存储器的存储区块外部的电磁屏蔽结构的切面示意图；
19.图3是根据本技术实施例提供的存储器的防电磁原理示意图之一；
20.图4是根据本技术实施例提供的存储器的防电磁原理示意图之二；
21.图5是根据本技术实施例提供的存储器的结构示意图之三；
22.图6是根据本技术实施例提供的存储器的结构示意图之四；
23.图7是图6中示出的单个mram微单元的结构示意图；
24.图8是根据本技术实施例提供的存储器的磁隧道结器件的结构示意。
25.附图标记：
[0026]1‑
第一金属层，2
‑
外围部，3
‑
过孔，4
‑
最后金属层盖板，5
‑
第一电磁屏蔽层，6
‑
第二电磁屏蔽层，7
‑
隔离层，8
‑
mram微单元，801
‑
磁隧道结器件，8011
‑
固定磁性层，8012
‑
自由磁性层，8013
‑
绝缘层，9
‑
晶体管阵列层，10
‑
漏极端子，11
‑
源极端子，12
‑
栅极端子，13
‑
引线，14
‑
间隔层，15
‑
间隔环。
具体实施方式
[0027]
下面将详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0028]
本技术的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
[0029]
在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0030]
在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0031]
下面结合图1至图8描述根据本技术实施例提供的存储器的具体结构。
[0032]
根据本技术实施例提供的存储器，参见图1和图2，其包括有第一金属层1，存储区块，外围部2以及最后金属层盖板4。其中，所述第一金属层1上形成有第一电磁屏蔽结构；所述存储区块设置于所述第一金属层1上，所述第一电磁屏蔽结构围绕所述存储区块设置；所述外围部2围设在所述第一金属层1的边缘上，所述外围部2上形成有第二电磁屏蔽结构，所述第二电磁屏蔽结构上开设有多个过孔3；所述最后金属层盖板4盖设在所述外围部2上，所述最后金属层盖板4上形成有第三电磁屏蔽结构；其中，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构可围合形成电磁屏蔽空间，所述存储区块收容在所述电磁屏蔽空间内。
[0033]
所述第一金属层1可用于支撑所述存储区块和所述外围部2。
[0034]
参见图1，所述外围部2自身可围合形成一容置空间，所述最后金属层盖板4则盖设在所述外围部2的顶部，其可用以封闭住该容置空间。所述外围部2与所述最后金属层盖板4相配合可盖住整个所述第一金属层1，以整体围合形成一个保护罩的模式。
[0035]
其中，在所述第一金属层1上形成有所述第一电磁屏蔽结构，在所述外围部2上形成有第二电磁屏蔽结构，并在所述最后金属层盖板4上形成有所述第三电磁屏蔽结构，这样，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构可从所述存储区块的顶面、底面及整个侧部(例如四个侧面)对其进行全面(例如六面)防电磁包裹保护，从而能有效阻挡外部的电磁干扰影响，这就能够对内部的所述存储区块进行有效的防电磁保护。
[0036]
也就是说，所述第一金属层1作为底板并通过其上形成的所述第一电磁屏蔽结构可对所述存储区块的底面进行防电磁保护，所述外围部2作为侧部通过其上形成的所述第二电磁屏蔽结构可对所述存储区块的四面(侧部)进行防电磁保护，所述最后金属层盖板4则作为顶板通过其上形成的所述第三电磁屏蔽结构可对所述存储区块的顶面进行防电磁保护，这样可形成对所述存储区块的全面防护，使得所述存储区块的各面均被能够被有效保护起来。
[0037]
在本技术的实施例中，为所述存储器提供了一种良好的防电磁干扰方案，参见图1，通过调整存储器后段金属连线层构架，能够在不增加现有制程的前提下将整个所述存储区块给全面包裹起来(例如真正做到六面包裹)，形成一个防电磁保护罩的模式，以此来控制外部环境中的电磁干扰对内部的所述存储区块的影响。
[0038]
本技术实施例提供的防电磁方案，其具有封闭效果好的特点，环境中的电磁场影响能被很好的阻挡，而不会影响到其内部设置的所述存储区块，这改善了现有存储器自身的防磁能力较差的问题。相比于现有技术，本技术的方案具有较佳的防电磁效果，这有助于大大提高存储器的性能，扩大了存储器的适用范围。
[0039]
此外，本技术的方案是将整个所述存储区块作为一个单元进行整体隔离，其制作
难度较低。同时，其改善的是所述存储区块的边缘区域，因此，对芯片的尺寸几乎是没有影响。
[0040]
参见图3，当将所述存储区块整体收容在由所述第一电磁屏蔽结构、所述第二电磁屏蔽结构及所述第三电磁屏蔽结构围成的所述电磁屏蔽空间之内，则所述存储区块就可以不受外部环境中电、磁场等的影响。也即，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构及所述第三电磁屏蔽结构相当于形成了电磁屏蔽围墙，保护着内部的所述存储区块。
[0041]
其中，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构的结构例如是相同的，其可相互连接在一起而围合形成所述电磁屏蔽空间，以保护内部的存储区块。
[0042]
在本技术的一些实施例中，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构相同，其均包括：第一电磁屏蔽层5或者是第二电磁屏蔽层6；所述第一电磁屏蔽层5和所述第二电磁屏蔽层6其中的一个为电磁场屏蔽层，所述第一电磁屏蔽层5和所述第二电磁屏蔽层6其中的另一个为静态磁场屏蔽层。
[0043]
例如，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构均为单层结构且均包括第一电磁屏蔽层5，并且，所述第一电磁屏蔽层5例如为电磁场屏蔽层。参见图3，在该设计下，在所述存储区块的外部形成了一电磁场屏蔽罩的模式，能有效阻挡外部的电磁场对内部的所述存储区块的电磁干扰，从而能够对内部的所述存储区块进行电磁保护。
[0044]
又例如，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构均为单层结构且均包括第二电磁屏蔽层6，所述第二电磁屏蔽层6例如为静态磁场屏蔽层。该设计是针对外部可能出现的静态磁场，通过在所述存储区域的外部设置静磁屏蔽作为磁隔离方式。静态磁场屏蔽层同样会屏蔽磁场，即在其保护区域之内形成磁场屏蔽，参见图4。在该设计下，在所述存储区块的外部形成了静态磁场屏蔽罩的模式，其能有效阻挡外部静态磁场对内部的所述存储区域的影响，从而能够对内部的所述存储区块进行静磁保护。
[0045]
在本技术的一些实施例中，参见图2，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构均为多层结构且结构相同，其包括：第一电磁屏蔽层5、第二电磁屏蔽层6及隔离层7，所述第一电磁屏蔽层5、所述第二电磁屏蔽层6及所述隔离层7为层叠设置，且所述隔离层7夹设于所述第一电磁屏蔽层5与所述第二电磁屏蔽层6之间。所述第一电磁屏蔽层5和所述第二电磁屏蔽层6其中的一个为电磁场屏蔽层，所述第一电磁屏蔽层5和所述第二电磁屏蔽层6其中的另一个为静态磁场屏蔽层。
[0046]
参见图2，在该结构设计下，在所述存储区块的外部可形成良好的电磁屏蔽结构，且该电磁屏蔽结构同时具有防电磁波和防静磁场的能力。电磁屏蔽效果更好。
[0047]
参见图2，所述第一电磁屏蔽层5和所述第二电磁屏蔽层6同时应用，所述第一电磁屏蔽层5的材质与所述第二电磁屏蔽层6的材质是不同的，这就涉及到要将两种不同的材料相结合。
[0048]
为了防止两种材料在结合之后相互扩散而影响到防电磁保护的效果，本技术的方案中设计在两种不同的材料之间加入防扩散层，即所述隔离层7。
[0049]
参见图2示出的方案，所述电磁场屏蔽层位于内层，其可起到屏蔽电场干扰的功
效；所述静态磁场屏蔽层位于外层，其可起到屏蔽静磁场干扰的功效；而所述隔离层7则位于二者之间，即中间层，其可起到防止所述电磁场屏蔽层的材料与所述静态磁场屏蔽层的材料相互扩散的作用。
[0050]
需要说明的是，本技术实施例提供的方案并不限于图2中示出的实施例，也就是说，所述电磁场屏蔽层与所述静态磁场屏蔽层的位置是可以互换的。
[0051]
例如，所述电磁场屏蔽层位于外层，所述静态磁场屏蔽层位于内层，所述隔离层7位于中间层。在该结构下也可形成双重磁屏蔽结构，同样可以同时起到防电磁波和防静磁场的效果。
[0052]
在本技术的一些实施例中，所述第一电磁屏蔽层5和所述第二电磁屏蔽层6其中的一个材质为金属材料，所述第一电磁屏蔽层5和所述第二电磁屏蔽层6其中的另一个材质为软磁材料。
[0053]
其中，金属材料包括金属铜，能够起到屏蔽电磁波的作用。其可作为所述电磁场屏蔽层的制作材料。参见图3，金属材料隔离空间内部不再受到外部电场的影响。
[0054]
其中，软磁材料包括锌锰合金或者铬锆合金。软磁材料能屏蔽静态磁场，在其保护区域内形成磁场屏蔽，以对内部的所述存储区块起到静磁防护的效果。其可作为所述静磁屏蔽层的制作材料。
[0055]
参见图4，软磁材料会将磁场方向扭转，对其内部环境进行磁场屏蔽，使内部安置的所述存储区块可以抵抗外部磁场的影响。
[0056]
其中，所述隔离层7例如可以采用比较致密的材料制成。可以有效阻挡金属间相互扩散。
[0057]
在本技术的一些实施例中，所述隔离层7的材质为铊或者氮化铊。
[0058]
一旦金属材料(例如铜)和软磁材料(锌锰合金或者铬锆合金)相互扩散，则对应的防电磁场以及静态磁场能力将明显减弱。因此，为了防止金属材料与软磁材料相互扩散，还设计在这两种材料之间加入所述隔离层7，所述隔离层7可采用铊或者氮化铊。
[0059]
在本技术一个具体的实施例中，参见图2，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构均为多层结构且结构相同，其包括：第一电磁屏蔽层5、第二电磁屏蔽层6及隔离层7，所述第一电磁屏蔽层5、所述第二电磁屏蔽层6及所述隔离层7为层叠设置，所述隔离层7夹设于所述第一电磁屏蔽层5与所述第二电磁屏蔽层6之间，其中，所述第一电磁屏蔽层5位于内层，所述第二电磁屏蔽层6位于外层；所述第一电磁屏蔽层5为金属铜材料，用以屏蔽电磁波，抵抗外部的电场干扰；所述第二电磁屏蔽层6为锌锰合金材料或者铬锆合金材料，用以屏蔽静磁场的干扰；所述隔离层7采用铊材料或者氮化铊材料，用以阻挡金属之间相互扩散。
[0060]
这样，所述第一电磁屏蔽结构、所述第二电磁屏蔽结构和所述第三电磁屏蔽结构可以对内部的所述存储区块进行有效的双重磁防护，即同时起到防电磁波和防静磁场的效果。
[0061]
本技术实施例的存储器，参见图5至图7，所述存储区块包括多个mram微单元8，所述多个mram微单元8按照矩阵形式设置在所述第一金属层1上。并且，在所述第一金属层1上形成有刻蚀区域，所述刻蚀区域分布在所述存储区块的外侧及各所述mram微单元8之间，所述第一磁屏蔽结构例如以填充的方式设置于所述刻蚀区域内。
[0062]
参见图5和图6，在所述第一金属层1上布设有多个mram微单元8，与此同时，还在所述第一金属层1上设置有所述第一电磁屏蔽结构。
[0063]
其中，所述第一电磁屏蔽结构中的各层的堆叠可通过物理气相沉积法实现。同样地，所述第二电磁屏蔽结构和所述第三电磁屏蔽结构中的各层的堆叠也可通过物理气相沉积法实现，对于物理气相沉积法为本领域技术人员公知的，在此不再具体描述。
[0064]
其中，所述第一金属层1为岛式结构，所述第一电磁屏蔽结构中的金属层可用于互联。
[0065]
在本技术的一些实施例中，参见图7，各所述mram微单元8包括磁隧道结器件801。
[0066]
实际上，本技术实施例的所述存储器，参见图1，其还包括有晶体管阵列层9，所述第一金属层1是设置在所述晶体管阵列层9上的。
[0067]
所述晶体管阵列层9包括多个晶体管。各所述晶体管包括漏极端子10、源极端子11及栅极端子12，且所述漏极端子10、所述源极端子11及所述栅极端子12分别引出有引线13(例如，漏极引线、源极引线、栅极引线)，而所述引线13可经所述第二电磁屏蔽结构上开设的过孔3伸出至所述电磁屏蔽空间之外。而所述磁隧道结器件801电耦合至所述漏极端子10上。
[0068]
这样，通过所述第一金属层1下层的晶体管(例如mosfet)来驱动电流，即可控制所述磁隧道结器件801的存储状态。
[0069]
此外，参见图5，所述漏极端子10、所述源极端子11及所述栅极端子12的外周设置有间隔环15。
[0070]
在本技术的一些实施例中，参见图8，所述磁隧道结器件801包括固定磁性层8011、自由磁性层8012及绝缘层8013，所述固定磁性层8011、所述自由磁性层8012及所述绝缘层8013为层叠设置，所述绝缘层8013夹设于所述固定磁性层8011和所述自由磁性层8012之间。
[0071]
其中，所述自由磁性层8012在通入第一电流的情况下，具有与所述固定磁性层8011相同的磁性；所述自由磁性层8012在通入第二电流的情况下，具有与所述固定磁性层8011相反的磁性。
[0072]
也就是说，通过下层的晶体管(例如mosfet)来驱动电流的变化，以此来更改所述自由磁性层8012的磁极，从而可更改存储状态。
[0073]
具体来说，通过所述自由磁性层8012的磁极的方向来定义存储的0或1。而不同磁极方向会影响通路阻值(同向低阻，反向高阻)。所述自由磁性层8012可以通过不同电流控制驱动来做到磁极的翻转，进而控制存储内容。
[0074]
例如，所述第一电流与所述第二电流的方向不同。
[0075]
又例如，所述第一电流与所述第二电流的电流值不同。本领域技术人员可以根据具体需要灵活选择，本技术对此不做限制。
[0076]
此外，所述漏极端子10、所述源极端子11及所述栅极端子12分别表征三端，可通过对应引线寻址方式来定位所需要读写擦区块，外围都对应寻址解析电路。
[0077]
在本技术的一些实施例中，参见图1，所述晶体管阵列层9与所述第一金属层1之间设置有间隔层14。
[0078]
此外，本技术实施例还提供了所述存储器的制作方法，以下进行描述。
[0079]
所述第一金属层1在制作完成之后，将所述存储区块的周围，即各所述mram微单元8周围部分先单独刻蚀出来，之后通过物理气相沉积pvd法将软磁材料、间隔层材料及金属材料填充到刻蚀区域内，以在所述第一金属层1上形成所述第一电磁屏蔽结构，之后再通过例如化学机械研磨cmp进行磨平。
[0080]
通过上述过程，在所述第一金属层1上制作得到所述第一电磁屏蔽结构。
[0081]
在各所述mram微单元8周围具有一个隔离圈，其具体宽度可以根据mram微单元集成度进行调整，例如为2μm。
[0082]
而随着mram存储器的密集度的增加，对应间隔尺寸可以调整。目前，mram存储器已经可以集成到14nm平台，本技术实施例提供的结构也可以相应调整至14nm平台可接受范围，仅需要调整一下间隔尺寸。
[0083]
在所述存储区块的外围还增设一圈保护圈，即所述外围部2。并在所述外围部2上制作形成有所述第二电磁屏蔽结构，在所述第二电磁屏蔽结构上开设有多个过孔3。
[0084]
其中，所述过孔3的形成方式例如为将所述第二电磁屏蔽结构的多层金属层及多层金属层之间的所述隔离层7刻蚀穿而形成。
[0085]
如前述，所述存储区块中的各所述mram微单元均引出有多个引线13。所述第二电磁屏蔽结构上设计的这些过孔3则可将引线引出到所述存储区块外，也即过孔3可以避让所述存储区块的引线。
[0086]
需要说明的是，所述外围部2上除过孔3以外的区域，均用所述第二电磁屏蔽结构填满，以构成对所述存储区块周围四面的电磁防护。
[0087]
在本技术的一些实施例中，所述第二电磁屏蔽结构可以采用填充的方式设置于所述外围部2内；其中，所述第二电磁屏蔽结构的软磁材料层、间隔层及金属材料层的层叠设置可通过物理气相沉积pvd实现，之后再通过例如化学机械研磨cmp进行磨平。
[0088]
所述最后金属层盖板4也是在制作完成之后，例如在其上刻蚀出一定的区域，然后将所述第三电磁屏蔽结构例如采用填充的方式设置于所述最后金属层盖板4内。
[0089]
例如，所述第三电磁屏蔽结构的软磁材料层、间隔层及金属材料层的层叠设置通过物理气相沉积pvd实现，之后再通过例如化学机械研磨cmp进行磨平。
[0090]
本技术的方案具体如下有益效果：
[0091]
本技术实施例提供的方案，其是将mram存储区块作为一个单元来进行整体性隔离，可相当于为mram存储区块设置了一个实现高效电磁、静磁双重磁屏蔽的保护罩，该保护罩实现全面覆盖(例如六面覆盖)。本技术实施例的方案不同于现有的对存储区块中的单个单元封装来进行电磁屏蔽。
[0092]
现有的单个存储单元进行电磁屏蔽的隔离效果并不好。其非六面覆盖，有的隔离层甚至直接同mram微单元中的自由磁性层相接触，使得隔离效果大大减弱(磁极隔离需要一定隔离空间)。同时，单个存储单元侧壁隔离结构会伤害单元的大小，极大影响进一步高密度集成可能性。而封装屏蔽最大问题在于封装客制化难度高，同时很难做到六面全封闭；而且比如对应应用是mram为存储的微处理器等运算单元，无法区分运算部分和存储部分，所以整体产品迭代可集成性差。
[0093]
本技术的方案与以往的一些案例相比，其最大特征是舍弃了单个存储单元的概念，而采取对整个存储区块进行整体保护的模式，其封闭效果好，集成度高。本方案可采用
与14nm以下制程集成度。
[0094]
现有的mram存储区块结构一般都集中在第四层金属以前，即前段，而本技术方案针对可以延展的多组合将来可以持续，而且其纵向结构也同样适配。由于最后金属层间隔较远，所以几乎没有寄生电容的影响，对反应速度无影响，这也是之所以选择最后金属的原因之一。
[0095]
此外，本技术对单个存储单元大小无限制，甚至对可能的多层结构依旧有很好的适配性。
[0096]
本技术实施例还提供了一种电子设备，所述电子设备包括如上所述的存储器。
[0097]
本技术实施例提供的电子设备例如为智能手机、平板电脑、笔记本电脑等，本技术中对电子设备的具体类型不作限制。
[0098]
根据本技术实施例的电子设备的其他构成以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
[0099]
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0100]
尽管已经示出和描述了本技术的实施例，本领域的普通技术人员可以理解：在不脱离本技术的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本技术的范围由权利要求及其等同物限定。