阵列基板、显示面板及显示装置的制作方法

1.本技术涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，oled)是当今显示器研究领域的热点之一，与液晶显示器(liquid crystal display，lcd)相比，oled显示屏具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、pda、数码相机等显示领域oled阵列基板已经开始取代传统的lcd阵列基板。
3.为了提升人类的视觉享受，现在显示面板的分辨率越来越高，导致像素越来越小，集成度越来越高。集成度的提升意味着器件的耐静电击穿能力的降低。


技术实现要素：

4.本技术提供一种阵列基板、显示面板及显示装置，能够提高阵列基板的静电防护能力。
5.本发明第一方面的实施例提供一种阵列基板，阵列基板具有相邻设置的显示区域和非显示区域，阵列基板包括：衬底；半导体层，位于衬底上，半导体层包括多个在第一方向和第二方向上呈阵列分布的半导体部；静电防护部，具有相对的连接端和自由端，连接端连接于至少一个半导体部，自由端由连接端延伸至非显示区域。
6.根据本发明第一方面的实施方式，还包括：至少一条外围连接线，外围连接线连接于两个以上的半导体部，静电防护部的连接端连接于外围连接线。通过外围连接线能够连接两个以上的半导体部，静电防护部通过外围连接线能够连接两个以上的半导体部，可以使得同一个静电防护部能够向两个以上的半导体部提供静电防护，简化阵列基板的布线结构。
7.根据本发明第一方面前述任一实施方式，沿第二方向排布的多个半导体部相互连接，外围连接线连接于沿第二方向排布的多个半导体部中的任一者，且外围连接线连接于沿第一方向排布两个以上的半导体部。使得静电防护部能够通过外围连接线连接沿第一方向排布的两列以上的半导体部，并通过外围连接线向沿第一方向排布的两列以上的半导体部提供静电防护，进一步简化阵列基板的布线结构。
8.根据本发明第一方面前述任一实施方式，还包括：多个像素电路，位于所述显示区域，各所述像素电路包括至少一个半导体部；至少一条外围连接线位于多个像素电路在第二方向上的至少一侧，且至少一条外围连接线连接于沿第一方向分布的多个半导体部。在多个像素电路在第二方向上的至少一侧，外围连接线连接沿第一方向分布的多个半导体部，进而连接沿第一方向分布的多列的半导体部。
9.根据本发明第一方面前述任一实施方式，静电防护部为多个，多个静电防护部沿外围连接线的延伸方向间隔分布。通过多个静电防护部能够提高静电防护性能。
10.根据本发明第一方面前述任一实施方式，多个静电防护部在外围连接线的延伸方
向上均匀分布，保证静电防护的平衡。
11.根据本发明第一方面前述任一实施方式，相邻两个静电防护部之间的间距大于或等于相邻两个像素电路之间的间距。相邻两个静电防护部之间的间距较大，能够改善由于静电防护部过于密集而增加阵列基板的制备难度。
12.根据本发明第一方面前述任一实施方式，
13.外围连接线位于半导体层；
14.阵列基板还包括绝缘层，绝缘层位于半导体层背离衬底的一侧，
15.其中，静电防护部位于半导体层，或者，静电防护部位于绝缘层背离半导体层的一侧。半导体层包括半导体部，外围连接线位于半导体层，半导体层可以包括外围连接线，使得外围连接线能够与半导体部采用同层同材料同工艺制备成型。一方面能够提高外围连接线和半导体部的连接强度，另一方面还能够简化阵列基板的成型工艺，提高阵列基板的成型效率。
16.根据本发明第一方面前述任一实施方式，静电防护部位于半导体层，绝缘层中设置有金属放电部，金属放电部和自由端相互连接。使得自由端可以通过金属放电部释放静电，静电释放和半导体部不在同一层，能够提高静电防护效果。
17.根据本发明第一方面前述任一实施方式，阵列基板还包括平坦化层，位于绝缘层背离半导体层的一侧，且平坦化层覆盖金属放电部。通过设置平坦化层能够改善由于设置金属放电部而导致的阵列基板表面的不平整。
18.根据本发明第一方面前述任一实施方式，金属放电部在衬底上的正投影和自由端在衬底上的正投影交叠。能够减小金属放电部和自由端之间的距离，简化阵列基板的结构。
19.根据本发明第一方面前述任一实施方式，静电防护部位于绝缘层背离半导体层的一侧，阵列基板还包括：
20.平坦化层，平坦化层位于静电防护部背离半导体层的一侧，静电防护部位于平坦化层；
21.绝缘层中设置有连接过孔，静电防护部经由连接过孔和外围连接线相互连接。静电防护部和半导体部不同层设置，使得半导体部上的静电能够在其他层进行释放，改善由于释放静电对半导体部造成的影响，进而提高阵列基板的静电防护性能。
22.本发明第二方面的实施例还提供了一种显示面板，包括上述任一第一方面实施例提供的阵列基板。
23.本发明第三方面的实施例还提供了一种显示装置，包括上述第二方面实施例提供的显示面板。
24.根据本技术实施例提供的阵列基板，阵列基板具有相邻设置的显示区域和非显示区域，当阵列基板用于显示面板时，显示面板在显示区域能够实现显示。阵列基板包括衬底和半导体层，半导体层包括多个在第一方向和第二方向上呈阵列分布的半导体部；阵列基板还包括静电防护部，静电防护部的连接端连接于至少一个半导体部，静电防护部的自由端延伸至非显示区域。使得阵列基板产生的静电能够通过半导体部传递至连接端，再由连接端传递至位于非显示区域的自由端。因此静电能够在非显示区域通过自由端释放，有效改善阵列基板的静电效应，提高阵列基板的静电防护能力。
附图说明
25.通过阅读以下参照附图对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
26.图1示出本发明第一方面实施例提供的阵列基板的俯视示意图；
27.图2示出本发明第一方面实施例提供的阵列基板的截面示意图；
28.图3示出本发明第一方面实施例提供的阵列基板的截面示意图；
29.图4示出本发明第一方面实施例提供的阵列基板的像素电路的版图示意图；
30.图5示出本发明第一方面实施例提供的阵列基板的半导体部的版图示意图；
31.图6示出本发明第一方面另一实施例提供的阵列基板的半导体部的版图示意图；
32.图7示出本发明第一方面又一实施例提供的阵列基板的半导体部的版图示意图；
33.图8示出本发明第一方面还一实施例提供的阵列基板的半导体部的版图示意图；
34.图9示出本发明第一方面实施例提供的阵列基板的截面示意图；
35.图10示出本发明第一方面另一实施例提供的阵列基板的截面示意图；
36.图11示出本技术一种实施例提供的显示面板的结构示意图；
37.图12示出本技术一种实施例提供的显示装置的结构示意图。
具体实施方式
38.下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本技术，并不被配置为限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。
39.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
40.应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
41.本技术实施例提供一种阵列基板、显示面板及显示装置，以下将结合附图1至附图12对本技术实施例提供的阵列基板、显示面板及显示装置进行说明。
42.请参阅图1，图1示出本发明第一方面实施例提供的阵列基板的俯视示意图。
43.如图1所示，本技术实施例提供的阵列基板100包括多个像素电路10。多个像素电路10可以呈阵列分布。例如，多个像素电路10可以在相交的第一方向x和第二方向y上呈阵列分布。示例性的，第一方向x可以是行方向，第二方向y可以是列方向。当然，第一方向x也可以是列方向，第二方向y也可以是行方向。
44.示例性的，阵列基板100还可以包括驱动芯片ic、第一栅极驱动电路vsr1、第二栅
极驱动电路vsr2、电源信号线pvdd、公共电源信号端pvee、数据信号线vdata、第一参考信号线vref1、扫描信号线s(n-1)、sn、s(n+1)以及发光控制信号线emit。
45.第一栅极驱动电路vsr1可以包括多个级联的移位寄存器s-vsr，各移位寄存器s-vsr通过扫描信号线与像素电路10连接，第一栅极驱动电路vsr1用于向像素电路10提供扫描信号。驱动芯片ic为第一栅极驱动电路vsr1提供第一起始信号stv1。另外，如图1所示，多个级联的移位寄存器s-vsr中除第一级和最后一级移位寄存器s-vsr之外，其余移位寄存器s-vsr可以为相邻两行像素电路10提供扫描信号。此时，可以在阵列基板上设置两行dummy像素电路(图1中未示出)，分别与移位寄存器s-vsr中第一级和最后一级移位寄存器s-vsr的扫描线对应连接，但dummy像素电路并不用于显示。
46.第二栅极驱动电路vsr2可以包括多个级联的移位寄存器e-vsr，各移位寄存器e-vsr通过发光控制信号线emit与像素电路10连接，第二栅极驱动电路vsr2用于向像素电路10提供发光控制信号。驱动芯片ic为第二栅极驱动电路vsr2提供第二起始信号stv2。
47.另外，第一栅极驱动电路vsr1与驱动芯片ic之间以及第二栅极驱动电路vsr2与驱动芯片ic之间可以连接有时钟信号线(图中未示出)、高电平信号线(vgh)(图中未示出)、低电平信号线(vgl)(图中未示出)，驱动芯片ic向第一栅极驱动电路vsr1以及第二栅极驱动电路vsr2提供时钟信号、高电平信号以及低电平信号。
48.例如，如图1所示，阵列基板100可以包括一个第一栅极驱动电路vsr1以及一个第二栅极驱动电路vsr2，一个第一栅极驱动电路vsr1以及一个第二栅极驱动电路vsr2可以设置在阵列基板100在第二方向y上的相对两侧，一个第一栅极驱动电路vsr1以及一个第二栅极驱动电路vsr2也可以设置在同一侧。
49.又例如，阵列基板100也可以包括两个第一栅极驱动电路vsr1以及两个第二栅极驱动电路vsr2，扫描信号线的两端各自分别电连接一个第一栅极驱动电路vsr1，发光控制信号线emit的两端各自分别电连接一个第二栅极驱动电路vsr2。
50.又例如，阵列基板100包括两个第一栅极驱动电路vsr1，其中一个第一栅极驱动电路vsr1通过扫描信号线与奇数行的像素电路10电连接，另一个第一栅极驱动电路vsr1通过扫描信号线与偶数行的像素电路10电连接。
51.又例如，阵列基板100包括两个第二栅极驱动电路vsr2，其中一个第二栅极驱动电路vsr2通过发光控制信号线与奇数行的像素电路10电连接，另一个第二栅极驱动电路vsr2通过发光控制信号线与偶数行的像素电路10电连接。
52.上述关于第一栅极驱动电路vsr1和第二栅极驱动电路vsr2的介绍仅仅是一些示例，并不用于限定本技术。
53.示例性的，也可以设置能够同时产生扫描信号和发光控制信号的栅极驱动电路。本技术对此不作限定。
54.示例性的，像素电路10包括存储电容cst以及多个晶体管，多个晶体管例如包括电源写入晶体管、数据写入晶体管、驱动晶体管、补偿晶体管、栅极初始化晶体管、发光控制晶体管、阳极初始化晶体管。
55.第一扫描信号线可以理解为与像素电路10中的栅极初始化晶体管的控制端所连接的扫描信号线，第二扫描信号线可以理解为与像素电路10中的数据写入晶体管的控制端、补偿晶体管的控制端以及阳极初始化晶体管的控制端所连接的扫描信号线。一般而言，
用于显示的每行像素电路10均至少对应连接有第一扫描信号线和第二扫描信号线。
56.示例性的，如图1所示，相邻两行像素电路10中的上一行像素电路10与扫描信号线s(n-1)、sn连接，下一行像素电路10与扫描信号线sn、s(n+1)连接。对于上一行像素电路10来说，其对应的第一扫描信号线为s(n-1)，其对应的第二扫描信号线为sn；对于下一行像素电路10来说，其对应的第一扫描信号线为sn，其对应的第二扫描信号线为s(n+1)。
57.电源信号线pvdd用于向驱动晶体管提供电源电压，电源信号线pvdd上的电压可以为正电压。公共电源信号端pvee上的电压可以为负电压。第一参考信号线vref1用于提供重置电压信号，第一参考信号线vref1上的电压可以为负电压。
58.为了更好的从整体上理解实施例提供的阵列基板的结构，请参考图2及图3。图2示出本发明第一方面实施例提供的阵列基板的截面示意图；
59.图3示出本发明第一方面实施例提供的阵列基板的截面示意图。
60.如图2和图3所示，阵列基板可以包括相邻设置的显示区域aa、非显示区域na。示例性的，阵列基板包括衬底01及设置于衬底01一侧的驱动电路层02。图2还示出了平坦化层pln、像素定义层pdl、发光元件(发光元件包括阳极re、有机发光层om及阴极se)、支撑柱ps、薄膜封装层(包括第一无机层cvd1、有机层ijp及第二无机层cvd2)、光学胶层oca、盖板cg。另外，图2还示出了第一栅极驱动电路vsr1、第一挡墙bank1及第二挡墙bank2。第一栅极驱动电路vsr1可设置于驱动电路层02的非显示区域na。
61.像素电路10可设置于驱动电路层02内，像素电路10与发光元件的阳极re连接。如图3所示，阵列基板的驱动电路层02可包括在远离衬底01方向上层叠设置的栅极金属层m1、电容金属层mc及源漏金属层m2。栅极金属层m1与衬底01之间设置有半导体层b。各金属层之间以及半导体层b与栅极金属层m1之间设置有绝缘层。示例性的，栅极金属层m1与半导体层b之间设有栅极绝缘层gi，电容金属层mc与栅极金属层m1之间设有电容绝缘层imd，源漏金属层m2与电容金属层mc之间设有层间介质层ild。
62.半导体层b为晶体管的有源层所在的半导体层，栅极金属层m1为晶体管的栅极所在的金属导电层，电容金属层mc为电容的其中一个极板所在的金属导电层，源漏极金属层m2为晶体管的源极和漏极所在的金属导电层。
63.示例性的，扫描信号线s(n-1)、sn、s(n+1)以及发光控制信号线emit可设置于栅极金属层m1。第一参考信号线vref1可设置于电容金属层mc，电源信号线pvdd以及数据信号线vdata可设置于源漏极金属层m2。当然，也可以按照其它方式设置各信号线所在膜层，本技术对此不作限定。可以理解的是，图2和图3中还示意性示出阵列基板以上的其他膜层，仅供参考。
64.申请人发现，像素电路10的各晶体管分别包括位于半导体层的半导体部，同一个像素电路中多个晶体管的半导体部通常相互连接。而半导体部的制备工艺包括高温工艺，例如退火和活化工艺，在高温工艺过程中的静电会对半导体部的性能产生不可逆的影响，进而影响对应晶体管的性能。
65.请参阅图4，示出本发明第一方面实施例提供的阵列基板100的像素电路10的版图示意图。
66.如图4所示，本发明第一方面的实施例提供一种阵列基板100，阵列基板100具有相邻设置的显示区域aa和非显示区域na，阵列基板100包括：衬底01和设置于衬底01的半导体
层b及静电防护部20，半导体层b设置于衬底01上，半导体层b包括多个在第一方向和第二方向上呈阵列分布的半导体部11；每个静电防护部20具有相对的连接端21和自由端22，连接端21连接于至少一个半导体部11，自由端22由连接端21延伸至非显示区域na。
67.根据本技术实施例提供的阵列基板100，阵列基板100具有显示区域aa和非显示区域na，当阵列基板100用于显示面板时，显示面板在显示区域aa能够实现显示。阵列基板100包括静电防护部20，静电防护部20的连接端21连接于至少一个半导体部11，静电防护部20的自由端22延伸至非显示区域na。使得阵列基板产生的静电能够通过半导体部11传递至连接端21，再由连接端21传递至位于非显示区域na的自由端22。因此静电能够在非显示区域na通过自由端22释放，有效改善阵列基板100的静电效应，提高阵列基板100的静电防护能力。
68.此外，在本发明实施例提供的阵列基板100中，静电防护部20可以认为是连接于半导体部11的天线，通过天线尖端(即静电防护部20的自由端22)放电原理，将阵列基板100制程过程中产生的静电通过天线(即静电防护部20)释放到非显示区域na，消除整个阵列基板100的静电积累。进而可以有效的防止静电对阵列基板100的潜在性损伤。
69.可以理解的是，该阵列基板100还包括多个像素电路10，多个像素电路10位于显示区域aa，像素电路10用于驱动显示面板进行显示，多个像素电路10在第一方向和第二方向上呈阵列分布，各像素电路10包括至少一个半导体部11。
70.静电防护部20的设置方式有多种，例如静电防护部20和像素电路10一一对应设置，各像素电路10的半导体部11均连接有静电防护部20，以提高阵列基板100的静电防护能力。
71.请参阅图5，图5示出本发明第一方面实施例提供的阵列基板100的半导体部11的版图示意图。
72.如图5所示，在另一些可选的实施例中，阵列基板100还包括：至少一条外围连接线30，外围连接线30连接于两个以上的半导体部11，静电防护部20的连接端21连接于外围连接线30。
73.在这些可选的实施例中，通过外围连接线30能够连接两个以上的半导体部11，静电防护部20通过外围连接线30能够连接两个以上的半导体部11，使得同一个静电防护部20能够向两个以上的半导体部11提供静电防护，简化阵列基板100的布线结构。
74.请参阅图6，示出本发明第一方面另一实施例提供的阵列基板100的半导体部11的版图示意图。
75.如图6所示，在一些可选的实施例中，沿第二方向排布的多个半导体部11相互连接，外围连接线30连接于沿第二方向排布的多个半导体部11中的任一者，且外围连接线30连接于沿第一方向排布的两个以上的半导体部11。
76.在这些可选的实施例中，第一方向为行方向，第二方向为列方向，则同一列的半导体部11相互连接，外围连接线30可以通过连接该列任一半导体部11来连接同列的多个半导体部11。外围连接线30连接于沿第一方向排布的两个以上的半导体部11时，外围连接线30能够通过沿第一方向排布的两个以上的半导体部11连接两列以上的半导体部11。使得静电防护部20能够通过外围连接线30连接两列以上的半导体部11，并通过外围连接线30向两列以上的半导体部11提供静电防护，进一步简化阵列基板100的布线结构。
77.在另一些实施例中，可选的，沿第一方向排布的半导体部11相互连接，外围连接线30连接于沿第一方向排布的多个半导体部11中的任一者，且外围连接线30连接于沿第二方向排布的两个以上的半导体部11。
78.在这些可选的实施例中，由于同一行的半导体部11相互连接，外围连接线30可以通过连接该行任一半导体部11来连接同行的多个半导体部11。当外围连接线30连接于沿第二方向排布的两个以上的半导体部11时，外围连接线30能够通过该沿第二方向排布的两个以上的半导体部11连接两行以上的半导体部11。使得静电防护部20能够通过外围连接线30连接两行以上的半导体部11，并通过外围连接线30向两行以上的半导体部11提供静电防护，进一步简化阵列基板100的布线结构。
79.请一并参阅图7和图8，图7示意出了另一种外围连接线30和半导体部11的连接方式。图8示出另一种外围连接线30和半导体部11的连接方式。
80.外围连接线30的布置方式有多种，为了简化阵列基板100的布线结构，至少一条外围连接线30位于多个像素电路10在第二方向上的至少一侧，即外围连接线30位于多个像素电路10列方向上的至少一侧。如图6和图7所示，沿第二方向排布的多个像素电路10的半导体部11相互连接，外围连接线30位于多个像素电路10在第二方向上的下侧。如图8所示，沿第二方向排布的多个像素电路10的半导体部11相互连接，外围连接线30位于多个像素电路10在第二方向上的上侧。外围连接线30能够在同一侧通过连接多个半导体部11而连接多列的半导体部11，能够简化外围连接线30的走线路径，减小外围连接线30的长度。
81.可以理解的是，图6至8中仅示例性的示出一条外围连接线30，在其他实施例中，该阵列基板可以包括两条及以上的外围连接线30，此种设置方式可以有效提高阵列基板的静电防护性能。
82.在多个像素电路10在第二方向上的至少一侧，外围连接线30连接沿第一方向分布的多个半导体部11，进而连接多列的半导体部11。可选的，外围连接线30位于像素电路10在第二方向上的一侧，并连接与之相邻的沿第二方向排布的所有半导体部11，使得外围连接线30能够连接所有半导体部11，静电防护部20能够通过外围连接线30向所有半导体部11提供静电防护。
83.可选的，当显示区域aa的边缘呈异形，像素电路10在靠近显示区域aa的边缘沿异形路径分布时，外围连接线30可以沿异形路径延伸，只要外围连接线30位于多个像素电路10在第二方向上的至少一侧即可。
84.静电防护部20的个数设置方式有多种，例如静电防护部20可以只有1个，一个静电防护部20连接于外围连接线30。可选的，一个静电防护部20连接于外围连接线30的中部，能够保证静电防护的平衡。
85.在另一些可选的实施例中，静电防护部20为多个，多个静电防护部20沿外围连接线30的延伸方向间隔分布。通过多个静电防护部20能够提高静电防护性能。
86.可选的，多个所述静电防护部20在所述外围连接线30的延伸方向上均匀分布，保证静电防护的平衡。
87.可选的，以第一方向x为行方向，第二方向y方向为列方向，当相邻两行的像素电路10个数不同，即当相邻两行半导体部11个数不同时，外围连接线30沿弯折路径延伸并环绕多个像素电路10设置。外围连接线30包括沿第一方向延伸的第一段和沿第二方向延伸的第
二段，静电防护部20可以连接于第一段和/或第二段。例如静电防护部20连接于第二段并沿第一方向延伸形成。可选的，多个静电防护部20连接于同一第二段并沿第二方向间隔设置。或者，多个静电防护部20连接于第一段并沿第二方向延伸形成。可选的，多个静电防护部20连接于同一第一段并沿第一方向间隔设置。
88.可选的，相邻两个静电防护部20之间的间距大于或等于相邻两个像素电路10之间的间距。例如，相邻两个静电防护部20之间的间距大于或等于在第一方向上相邻的两个像素电路10之间的间距，或者相邻两个静电防护部20之间的间距大于或等于在第二方向上相邻的两个像素电路10之间的间距。相邻两个静电防护部20之间的间距较大，能够改善由于静电防护部20过于密集而增加阵列基板100的制备难度。
89.请参阅图9，图9示出本发明第一方面实施例提供的阵列基板100的截面示意图。
90.如图9所示，在一些可选的实施例中，半导体层b包括半导体部11，外围连接线30位于半导体层b；阵列基板100还包括绝缘层03，绝缘层03位于半导体层b背离衬底01的一侧。
91.可以理解的是，外围连接线30位于半导体层b，即外围连接线30可以与半导体层b同层设置，或半导体层b包括外围连接线30。
92.在这些可选的实施例中，半导体层b可以包括外围连接线30，使得外围连接线30能够与半导体部11采用同层同材料同工艺制备成型。一方面能够提高外围连接线30和半导体部11的连接强度，另一方面还能够简化阵列基板100的成型工艺，提高阵列基板100的成型效率。
93.可选的，衬底01上还设置有缓冲层05。
94.绝缘层03的设置方式有多种，可选的，阵列基板100还包括位于半导体层b背离衬底01一侧的金属层，半导体层b和金属层之间设置有绝缘层03，金属层通常为两层以上，两层以上的金属层之间均设置有绝缘层03。因此绝缘层03的个数为两个以上，即半导体层b背离衬底01一侧设置有两个以上的绝缘层03。可以理解的是，绝缘层03可以包括栅极绝缘层、电容绝缘层或层间介质层等，具体可根据实际情况进行设置，在此不作具体的限定。
95.静电防护部20的设置方式有多种，如图9所示，在一些可选的实施例中，静定防护部20位于半导体层b，例如：半导体层b可以包括静电防护部20，静电防护部20、外围连接线30和半导体部11位于同一层结构。一方面能够提高外围连接线30和半导体部11之间的连接强度，静电防护部20和外围连接线30之间的连接强度，另一方面还可以使得静电防护部20、外围连接线30和半导体部11在同一工艺制程中制备成型，进一步简化阵列基板100的制备工艺，提高阵列基板100的制备效率。
96.可以理解的是，静定防护部20位于半导体层b的意思为，半导体层b可以包括静电防护部20或静定防护部20与半导体层b同层设置。
97.当静电防护部20位于半导体层b时，可选的，绝缘层03中设置有金属放电部40，金属放电部40和自由端22相互连接。在这些可选的实施例中，自由端22连接有金属放电部40，使得自由端22可以通过金属放电部40释放静电，静电释放和半导体部11不在同一层，能够提高静电防护效果。
98.可选的，金属放电部40在衬底01上的正投影和自由端22在衬底01上的正投影交叠。能够减小金属放电部40和自由端22之间的距离，简化阵列基板100的结构。
99.金属放电部40的设置方式有多种，在一些可选的实施例中，绝缘层03上设置有贯
通孔，自由端22由贯通孔露出，贯通孔内设置有金属材料以形成金属放电部40。
100.在一些可选的实施例中，阵列基板100还包括平坦化层04，位于绝缘层03背离半导体层b的一侧，且平坦化层04覆盖金属放电部40。在这些可选的实施中，通过设置平坦化层04能够改善由于设置金属放电部40而导致的阵列基板100表面的不平整。
101.请参阅图10，图10示出本发明第一方面另一实施例提供的阵列基板100的截面示意图。
102.如图10所示，在另一些可选的实施例中，静电防护部20设置于绝缘层03背离半导体层b的一侧，阵列基板100还包括：平坦化层04，平坦化层04位于静电防护部20背离半导体层b的一侧，静电防护部20位于平坦化层04；绝缘层03上设置有连接过孔，静电防护部20经由连接过孔和外围连接线30相互连接。
103.在这些可选的实施例中，静电防护部20和外围连接线30、半导体部11不同层设置，使得半导体部11上的静电能够在其他层进行释放，改善由于释放静电对半导体部11造成的影响，进而提高阵列基板100的静电防护性能。
104.需要说明的是，在不矛盾的情况下，上述各实施例可以相互结合。
105.本技术实施例提供还一种显示面板，包括如上述任一实施例所述的阵列基板。图11示出本技术一种实施例提供的显示面板的结构示意图。如图11所示，该显示面板200包括上述任一实施例所述的阵列基板100及位于阵列基板100上的发光层201。示例性的，发光层201可以是有机发光层，即该显示面板200可以是有机发光二极管(organic light emitting diode，oled)显示面板。当然显示面板也可以是其它类型的显示面板，本技术对此不作限定。
106.本技术还提供了一种显示装置，包括本技术提供的阵列基板。请参考图12，图12是本技术实施例提供的一种显示装置的结构示意图。图12提供的显示装置1000包括本技术上述任一实施例提供的阵列基板100。图10实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本技术实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本技术对此不作具体限制。本技术实施例提供的显示装置，具有本技术实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。
107.依照本技术如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本技术的原理和实际应用，从而使所属技术领域技术人员能很好地利用本技术以及在本技术基础上的修改使用。本技术仅受权利要求书及其全部范围和等效物的限制。