一种UBM跨越式连接RDL的芯片封装结构的制作方法

本实用新型涉及一种ubm跨越式连接rdl的芯片封装结构，属于封装领域。

背景技术：

芯片封装包含电力分配、讯号分配、热量分散、保护作用及支撑作用等功能。当一半导体组件变成更加复杂时，传统的封装技术如导线架封装技术、柔性封装技术、刚性封装技术已不适用于制作较小芯片并具有高密度组件的需求。为了符合较新一代电子产品的封装需求，致力以创造出具可靠性、低成本、体积小及高效率的封装结构。

随着芯片线宽特征尺寸越来越小时，传统的封装方式已经不能满足要求，一种先进的晶圆3d互连封装技术（wlp）应运而生。它通过铜凸点和tsv电镀技术实现芯片3d互连封装，可使半导体器件制造商以较低的成本制作出封装更小、功能更强的器件和电路。重分布层(rdl)可以形成在管芯上方并且电连接至管芯中的有源器件。然后，可以形成诸如凸块下金属化层(ubm)上的焊料球的输入/输出(i/o)连接件，以通过rdl电连接至管芯。这样的封装技术的有利特征在于，有可能形成封装件。因此，可以重分布管芯上的i/o焊盘以覆盖比管芯更大的面积，并且因此，可以增加封装在被封装的管芯的表面上的i/o焊盘的数量。随着技术的发展和进步，芯片上压区数量增多且压区分布越趋复杂，若想实现不同芯片压区的跨区域互连导通，往往需要进行多次再分布引线（rdl），并引出多个凸块下金属化层（ubm）实现电连接，工艺流程复杂。

技术实现要素：

发明目的：为了克服现有技术中存在的不足，本实用新型提供一种ubm跨越式连接rdl的芯片封装结构，通过ubm跨越再布线层（rdl层）或再钝化层（repassivation）互连导通芯片不同区域压区的晶圆级封装新型结构。

技术方案：为解决上述技术问题，本实用新型的一种ubm跨越式连接rdl的芯片封装结构，包括芯片基层，芯片基层的正表面设有不少于两个间隔的芯片压区，每个芯片压区正面通过再分布引线引出，凸块下金属化层的接触端与再分布引线的开口区连接，凸块下金属化层上方有焊接凸点，凸块下金属化层下方依次设有再钝化层和钝化层。

作为优选，所述焊接凸点为焊球凸点、铜柱凸块中的一种。

作为优选，所述凸块下金属化层下方设有再布线层。

作为优选，所述芯片基层外包裹有绝缘膜层。

作为优选，所述绝缘膜层背面粘合有支撑硅。

作为优选，所述支撑硅厚度为。

作为优选，所述支撑硅外设有金属层。

作为优选，所述金属层为cu、al、ti、ni、ag多种金属的单层或多层结构，或为ti/ni/ag叠层结构。

作为优选，所述金属层外设有背胶层。

作为优选，所述背胶层为液体环氧树脂涂布、液态或粉末态环氧树脂模压成型或单层的环氧树脂树脂膜。

有益效果：本实用新型的ubm跨越式连接rdl的芯片封装结构，可以简化晶圆级封装的工艺流程，通过再布线层连接，可以将芯片上远间距的两个或多个芯片压区布局在同一区域，并在连接在同一个ubm层下方，即不需要多层再布线层即可实现相同相同功能芯片压区的电性互连；且可以优化晶圆级封装的产品结构，多个芯片压区可以通过单个焊球凸点（solderbump）、铜柱凸块(copperpillarbump)与外部pcb板或其他结构的互连导通。

附图说明

图1为本实用新型的结构示意图。

图2为一种实施例的结构示意图。

图3为另一种实施例的结构示意图。

图4为第三种实施例的结构示意图。

具体实施方式

下面结合附图对本实用新型作更进一步的说明。

如图1所示，本实用新型为一种ubm跨越式连接rdl的芯片封装结构，该结构包括芯片硅基层1，芯片硅基层1正面有第一芯片压区11、第二芯片压区12，第一芯片压区11与第二芯片压区12位于芯片的对角线上，芯片硅基层1正面非压区位置有钝化层13，在所述的钝化层13上分布有通过多次光刻、溅射、电镀等工艺形成的第一再钝化层2，所述的第一芯片压区11和第二芯片压区12正面会通过光刻、溅射、电镀等工艺，形成的第一再分布引线31和第二再分布引线32，在所述的第一再分布引线31和第二再分布引线32上方分别有第一再分布引线开口区311和第二再分布引线开口区321，在所述的第一再分布引线开口区311和第二再分布引线开口区321分别与凸块下金属化层4（ubm）的第一接触端41和第二接触端42相连接，在所述的第一再钝化层2上分布有通过多次光刻、溅射、电镀等工艺形成的第二再钝化层5，在所述的凸块下金属化层4（ubm）上方植有焊球凸点6，凸块下金属化层4下方可以设有再布线层33。

如图2所示，本结构包括芯片硅基层1，芯片硅基层1背面有绝缘介质膜胶层7，芯片硅基层1正面有芯片第一芯片压区11、芯片第二芯片压区12，第一芯片压区11与第二芯片压区12位于芯片的对角线上，芯片硅基层1正面非压区位置有钝化层13,在所述的钝化层13上分布有通过多次光刻、溅射、电镀等工艺形成的第一再钝化层2，所述的第一芯片压区11和第二芯片压区12正面会通过光刻、溅射、电镀等工艺，形成的第一再分布引线31和第二再分布引线32，在所述的第一再分布引线31和第二再分布引线32上方分别有第一再分布引线开口区311和第二再分布引线开口区321，在所述的第一再分布引线开口区311和第二再分布引线开口区321分别与凸块下金属化层4（ubm）的第一接触端41和第二接触端42相连接，在所述的第一再钝化层2上分布有通过多次光刻、溅射、电镀等工艺形成的第二再钝化层5，在所述的凸块下金属化层4（ubm）上方植有焊球凸点6。

如图3所示，本结构包括芯片硅基层1，芯片硅基层1背面有绝缘介质膜胶层7，所述的绝缘介质膜胶层7背后粘合有一定厚度的支撑硅8；芯片硅基层1正面有多个芯片第一芯片压区11、芯片第二芯片压区12，第一芯片压区11与第二芯片压区12位于芯片的对角线上，芯片硅基层1正面非压区位置有钝化层13,在所述的钝化层13上分布有通过多次光刻、溅射、电镀等工艺形成的第一再钝化层2，所述的第一芯片压区11和第二芯片压区12正面会通过光刻、溅射、电镀等工艺，形成的第一再分布引线31和第二再分布引线32，在所述的第一再分布引线31和第二再分布引线32上方分别有第一再分布引线开口区311和第二再分布引线开口区321，在所述的第一再分布引线开口区311和第二再分布引线开口区321分别与凸块下金属化层4（ubm）的第一接触端41和第二接触端42相连接，在所述的第一再钝化层2上分布有通过多次光刻、溅射、电镀等工艺形成的第二再钝化层5，在所述的凸块下金属化层4（ubm）上方植有焊球凸点6。

如图4所示，本结构包括芯片硅基层1，芯片硅基层1背面有绝缘介质膜胶7，所述的绝缘介质膜胶层7背后粘合有一定厚度的支撑硅8，所述的支撑硅8后粘合有一定厚度的背胶层9；芯片硅基层1正面有多个芯片第一芯片压区11、芯片第二芯片压区12，芯片硅基层1正面非压区位置有钝化层13,在所述的钝化层13上分布有通过多次光刻、溅射、电镀等工艺形成的第一再钝化层2，所述的第一芯片压区11和第二芯片压区12正面会通过光刻、溅射、电镀等工艺，形成的第一再分布引线31和第二再分布引线32，在所述的第一再分布引线31和第二再分布引线32上方分别有第一再分布引线开口区311和第二再分布引线开口区321，在所述的第一再分布引线开口区311和第二再分布引线开口区321分别与凸块下金属化层4（ubm）的第一接触端41和第二接触端42相连接，在所述的第一再钝化层2上分布有通过多次光刻、溅射、电镀等工艺形成的第二再钝化层5，在所述的凸块下金属化层4（ubm）上方植有焊球凸点6。

以上所述仅是本实用新型的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。