制造半导体薄膜装置的方法与流程

1.本公开涉及一种制造半导体薄膜装置的方法。更具体地，本公开涉及包括使用多级纳米压印光刻模板和区域选择性ald工艺的方法。


背景技术：

2.对于更小、性能更高的半导体装置的需求不断增长。制造半导体薄膜装置通常需要多个图案化步骤，每个图案化步骤通常包括一个或多个沉积步骤、光刻步骤和/或蚀刻步骤。随着装置的复杂性(例如，晶体管的数量)的增加，对于图案化方法的限制(例如，关于分辨率)更加严格。同时，存在着减少制造方法的复杂性和/或用于制造半导体装置所需的工艺步骤的总数量的持续驱动。通常，制造(三维)相互连接结构需要多个光刻步骤和蚀刻步骤，例如以选择性地打开电极层的接触区域。例如，tft的典型工艺流程可以从使用第一掩模来限定栅极结构的第一图案化步骤开始。在tft上沉积功能层，功能层包括例如绝缘层、半导体层以及源极/漏极接触层。制造源极-漏极接触结构通常需要另一图案化步骤，例如光刻。随后，限定沟道宽度以及形成接触孔需要另一图案化步骤，另一图案化步骤通常包括沉积另外的光致抗蚀剂层以及使用另外的掩模。
3.us20170330794a1涉及使用贯通阻挡层。阻挡层用于使在给定的相互连接层内的选定的通孔绝缘，因此沉积在相互连接层上的导电通路部可以跳过那些选定的隔离通孔。沉积的导电通路层跳过选定的隔离通孔的能力是通过在选定的通孔的金属接触部上对绝缘层进行原子层沉积来获得的。为了防止在侧壁上沉积绝缘层，这些壁被阻挡层覆盖。为了仅阻挡选定的通孔，该方法需要第一专用图案化步骤以保护其他部件(例如，其他通孔)免受阻挡层和/或绝缘层沉积工艺的影响。阻挡层沉积工艺又可以依赖于区域选择性组装工艺和/或遮盖阻挡层的区域非选择性沉积，然后是光刻工艺以打开遮盖阻挡层中的选定的区域。根据阻挡层的布置方式，us20170330794a1的方法在较大或较小的程度上未能减少所需的工艺步骤的数量，特别地未能减少关于所需的图案化(例如掩蔽)步骤的数量。因此，仍然需要一种从数量减少的工艺步骤中受益的制造薄膜装置的方法，该方法适合于在由相同成分构成的不同目标区域上对材料进行选择性沉积。
4.us10243080b2涉及用于半导体装置的利用牺牲阻挡层的选择性沉积，更具体地涉及氧化物膜的选择性沉积。与us20170330794a1类似，us10243080b2的方法在施加阻挡层之前需要多个处理步骤，例如以形成施加阻挡层的窗口部。氧化物的选择性沉积又包括用于对牺牲阻挡层进行选择性沉积的第一选择性沉积工艺以及用于沉积氧化物膜的第二选择性沉积工艺。因此，us10243080b2未能减少多个所需的处理步骤。
5.因此，仍然需要更高效的、更少耗时的、和/或更不复杂的并且因此更低成本的、制造薄膜装置(特别是多层薄膜装置)的方法。


技术实现要素：

6.本公开的方面涉及一种制造半导体薄膜装置的方法。该方法包括提供薄膜(例如
装置层)的堆叠部。该堆叠部包括至少一个电极层。在一些实施例中，堆叠部包括一个或多个另外的下层装置层。堆叠部形成用于制造装置的基础。优选地，在对电极层进行图案化之前，将遮盖牺牲层沉积在堆叠部上以覆盖电极层。在随后的步骤中，多级纳米压印光刻模板被布置在遮盖牺牲层上。多级纳米压印光刻模板被布置成在图案转移(transfer)时对下层牺牲层和电极层的至少一部分进行图案化。在一些实施例中，多级纳米压印光刻模板还被布置成在图案化时还对另外的下层装置层的至少一部分进行图案化。为了对电极层进行图案化，多级纳米压印光刻模板包括至少一个位于第一级处的第一部分以及位于第二级处的第二部分，第二级不同于第一级。第一部分对应于电极层的预定的电接触区域。第二部分对应于电极层的预定的绝缘区域。
7.在一些实施例中，所提供的薄膜堆叠部包括埋入的另一电极层和绝缘层18，绝缘层将电极层与另一电极层分隔开。因此，优选地，多级纳米压印光刻模板包括位于另一级处的另一部分，另一级不同于第一级和第二级。另一部分对应于另一电极层的预定的接触区域。另一部分的级被布置成使得在转移时使另一电极层的预定的接触区域暴露。通过提供包括位于另一级处的另一部分的多级纳米压印光刻模板可以在单个图案转移步骤中限定装置的更复杂的部分，例如顶部电极层和下层装置层。优选地，多级纳米压印光刻模板被布置成限定如下的薄膜装置，该薄膜装置包括薄膜装置的具有接触区域和非接触区域的电极。有利地，例如与包括单独的光刻图案化工艺以在暴露的电极层上限定接触窗口部的工艺相比，使用具有另一级的多级纳米压印光刻模板使得能够在数量减少的图案化步骤中限定复杂的多级薄膜装置。因此，可以使图案化步骤的数量最小化，以减少例如工艺时间和/或制造工艺成本。
8.多级纳米压印光刻模板被转移(例如，蚀刻)到薄膜堆叠部，从而对薄膜装置进行图案化。图案化使电极层的预定的绝缘区域以及位于更深处的另一电极(如果存在的话)的预定的接触区域暴露，同时保留遮盖牺牲层的剩余部分，遮盖牺牲层的剩余部分覆盖了电极层的预定的电接触区域。可以通过及时终止图案化工艺来获得电极层的暴露部分，同时保留遮盖牺牲层的一部分，电极层的暴露部分与电极层的预定的绝缘区域有关，遮盖牺牲层的该部分覆盖了电极的预定的电接触区域。图案化时间可以取决于图案化速率(例如蚀刻速率)以及多级纳米压印光刻模板的厚度。图案化工艺的及时终止可以通过实验来确定，例如可视地确定。在一些实施例中，堆叠部被布置有被布置在堆叠部中在对应深度处的标记，例如视觉标记或电标记。
9.在图案转移(图案化)之后，由覆盖材料构成的覆盖层被选择性沉积在电极层的暴露区域上。选择性沉积可以被理解为在预期目标区域上的优先沉积，并且伴随着相比在其他非目标区域上较低的、优选地大致不存在的沉积。在优选实施例中，用区域选择性ald工艺(area selective ald，as-ald)沉积覆盖材料。区域选择性ald工艺被配置成使得覆盖材料例如在电极层上的沉积速率相比在牺牲层上的沉积速率更高和/或相比在另一电极上的沉积速率更高。因此，该图案化的牺牲层能够提供如下的方法，该方法使得能够在由第一成分构成的衬底的暴露区域上选择性地沉积给定材料，而不在位于同一衬底上的由不同成分构成的至少两个其他的暴露区域上选择性地沉积给定材料。使用牺牲层可以被理解成为区域选择性ald工艺提供化学对比度，从而使得能够同时处理在多层薄膜装置100中的多个层，而不需要另外单独地对每一层进行图案化和/或进行保护。因此，减轻了在已知的制造
工艺(例如，如在us20170330794a1和us10243080b2中所描述的，其中，选择性沉积仅限于针对由第一成分构成的材料，而不针对一种其他材料)中通常使用的另外的图案化或保护步骤。
10.如在此所描述的，使用多级纳米压印光刻模板的另一优点是图案限定不再依赖于(大面积的)光刻工具。替代地，图案限定依赖于可以例如使用其他光刻手段单独地实现的可重复使用的母版。因此，该方法与依赖于标准光学图案化工具的方法相比，减少了对大面积的光刻工具的需要和/或大面积的光刻工具的负荷，和/或减少了制造成本，同时仍然受益于高的可获得的图案化分辨率。从而还使得能够使用低成本制造工具来以高分辨率制造例如更小的和/或更密集的装置。
11.在优选实施例中，覆盖层由电绝缘覆盖材料制成。在使用中，提供电绝缘覆盖层可以保护下层电极的多个部分(例如，电极的预定的绝缘区域)免受不期望的接触。
12.在覆盖材料的区域选择性沉积之后，移除牺牲层的剩余部分。通过将牺牲层的剩余部分移除来使电极层的电接触区域暴露。优选地，当移除牺牲层时，保留覆盖层的至少一部分，使得电极层的预定的绝缘区域保持被覆盖。
13.提供具有至少一个第一部分和第二部分的模板在转移时能够限定复杂电极的整体形状，其中，第一部分对应于电极的第一部分，并且第二部分对应于电极的第二部分，例如相邻部分。提供具有不同级的模板使得能够限定(例如，蚀刻)到不同的级(例如在膜的下层薄膜堆叠部内的高度)。通过提供具有至少一个位于第一级处的第一部分以及位于第二级(第二级是与第一级不同的高度)处的第二部分的模板使得能够将光刻模板限定(例如，蚀刻)到薄膜堆叠部10中，从而对薄膜装置100进行图案化，并且使电极层的预定的绝缘区域暴露，同时保留遮盖牺牲层的剩余部分，遮盖牺牲层的剩余部分覆盖电极层的预定的电接触区域。
14.使用具有至少一个第一部分、第二部分以及另一部分的模板对堆叠部进行图案化可以与使用区域选择性ald工艺的组合使得能够在数量减少的步骤中制造如下的薄膜装置，该薄膜装置包括具有接触区域和非接触区域的电极以及半导体层的接触区域。从而，减轻了对于单独的掩蔽和/或图案化步骤(例如光刻步骤)以限定电极层的接触区域和非接触区域的需要。
15.在一些实施例中，该方法包括执行金属化工艺，以在电极层的暴露的接触区域上形成导电接触板部。此外，该方法可以包括执行金属化工艺，以在另一电极层(例如，半导体层)的暴露的接触区域上形成导电接触板部。优选地，在电极层和另一电极层上的导电接触板部在单个金属化步骤中形成。
16.本公开的另外的方面涉及根据本发明的方法在薄膜装置的制造中的用途，特别地在薄膜晶体管(例如fet或mosfet装置)的制造中的用途。
附图说明
17.通过以下描述、所附权利要求以及附图，本公开的设备、系统以及方法的这些和其他的特征、方面以及优点将被更好地理解，在附图中：
18.图1a至图1d以及图2a至图2c示意性地示出了制造薄膜装置的方法在各个阶段时的实施例；
19.图3a和图3b以及图4a和图4b示意性地示出了制造薄膜装置的方法在各个阶段时的另外的实施例；
20.图5示意性地示出了区域选择性ald工艺；
21.图6a和图6b示出了区域选择性生长速率；
22.图7和图8示出了被用于制造tft装置的方法的实施例的各个阶段。
具体实施方式
23.用于描述特定实施例的术语并不旨在限制本发明。除非上下文另外明确地指出，如在此使用的，单数形式“一”、“一个”以及“该”旨在也包括复数形式。术语“和/或”包括所列的相关项目中的任一个以及一个或多个的全部组合。应当理解，术语“包括”和/或“包含”表明了所述特征的存在，但不排除存在或增加一个或多个其它特征。还应当理解，当方法的特定步骤被描述为在另一个步骤之后，除非另有说明，否则该特定步骤可以直接跟随所述其它步骤，或者在执行特定步骤之前可以执行一个或多个中间步骤。类似地，应当理解，当结构或部件之间的连接被描述时，除非另有说明，否则该连接可以直接地建立或通过中间结构或中间部件来建立。
24.如在此所使用的，术语“遮盖层”可以被理解为包括对一个或多个下层进行覆盖的层。特别地，术语“遮盖层”可以被理解为还包括对所述下层中的待图案化的一个或多个预定的区域进行覆盖的层。
25.应当理解，如在此所使用的，短语“电极层的预定的绝缘区域”涉及电极层的与电极层的预定的区域(或预定的部分)对应的区域，在最终装置中，电极层的预定的区域被电绝缘，即被一层覆盖材料覆盖，如在图1a至图2c、图3a至图4b以及图7和图8中示出。
26.如在此所使用的，电极层的特征可以在于，电极层具有低的电阻率ρ，与电绝缘层不同，电绝缘层具有高的电阻率。通常，电极层由如下的电极材料形成，该电极材料在20摄氏度下的电阻率小于约一μω.cm，优选地例如小于0.1μω.cm或甚至小于0.01μω.cm，与电绝缘材料(低κ电介质或高κ电介质)不同，电绝缘材料的特征在于，电绝缘材料在20℃下的电阻率ρ超过10mω
·
m，优选地更高，例如超过10
10
ω
·
m或更高，例如超过10
13
ω
·
m或10
14
ω
·
m，例如在10
13
ω
·
m至10
15
ω
·
m的范围内。
27.在下文中参照附图更充分地描述了本发明，本发明的实施例在附图中示出。在附图中，系统、部件、层以及区域的绝对尺寸和相对尺寸可能被夸大，例如，为了清楚起见不按比例缩放。将参照本发明的可能理想的实施例和中间结构的示意图和/或横截面视图来描述实施例。在说明书和附图中，相似的附图标记始终表示相似的元件。相关术语以及相关术语的衍生词应当被理解为表示如当时所描述的或在所讨论的附图中示出的取向。除非另有说明，否则这些相关术语是为了描述的方便性并且不需要系统在特定取向上构造或操作。
28.图1a至图2c示意性地示出了薄膜装置100的制造方法的实施例在各个完成阶段时的横截面侧视图。
29.在图1a中示出了在薄膜装置100的制造方法的初始阶段时的薄膜堆叠部10的示意性横截面侧视图。堆叠部包括由电极材料11m构成的1个电极层11。在电极层11的下方示出的是一个或多个附加层16，例如绝缘层。如在此所描述的，电极层11可以被图案化以形成如在薄膜装置100中所包括的电极。在一些实施例中，一个或多个附加层16与电极材料11一起
被图案化。在一些实施例中，电极11可以由如下的电极材料11m(例如金属)形成，该电极材料的电阻率低于约一mω.cm或更小，例如低于0.1mω.cm。在其它实施例中，电极层11可以由半导体电极材料11m(例如掺杂的半导体材料)形成。电极层11的厚度通常对应于被包括在薄膜装置100中的电极的厚度。通常，电极层11的厚度在约一百纳米至一百微米的范围内或在约两百纳米至一百微米的范围内，例如在五百纳米至十微米的范围内，例如，约一微米或约五微米。
30.沉积在电极层11上的是遮盖牺牲层12。如所示出的，遮盖层，下层的电极层11包括在所述下层的层中的待图案化的一个或多个预定的区域(参见例如图1d)。牺牲层可以由牺牲材料12m或这种材料12m的组合形成。牺牲层12和牺牲材料12m的特征在于能够使用诸如蚀刻的标准薄膜制造工艺来选择性地移除。尽管如所示出地，牺牲层12被沉积在薄膜堆叠部10上，但是应当理解，牺牲层12不一定被包括在最终产品(例如，薄膜装置100，诸如使用根据本发明的方法制造的tft装置的mosfet)中。牺牲材料的移除(例如关于图2b所说明的)可以通过选择性蚀刻(例如选择性湿法蚀刻)来获得。例如，由氧化铝构成的牺牲层12具有选择性湿法蚀刻剂。遮盖牺牲层12可以使用任何合适的沉积方法(例如，气相沉积或原子层沉积(atomic layer deposition，ald))沉积。有利地，如将在此说明的，牺牲层12的沉积不需要高分辨率图案化技术。牺牲层的厚度可以取决于被制造的装置的类型。牺牲层12的厚度在如下的范围内，该范围的下限值约五纳米或一百纳米，该范围的上限值高达几微米，例如十微米。通常，厚度在十纳米至一百纳米的范围内或在十纳米至两百纳米的范围内。
31.在牺牲层12上布置有多级纳米压印光刻模板。例如，如在图1c中示出，由模板材料构成的多级纳米压印光刻模板20包括至少一个位于第一级l1处的第一部分p1以及位于第二级l2处的第二部分p2，第二级不同于第一级l1。部分p1对应于电极层11的预定的电接触区域(a1，参见例如图1d)。部分p2对应于电极层11的预定的绝缘区域(a2，参见图1d)。布置纳米压印光刻模板的方法本身可以是已知的。优选地，包括所描述的部分的多级纳米压印光刻模板由如下的组合物形成，该组合物使得能够将模板可靠地转移到下方的层的堆叠部。转移可以通过任何已知的纳米压印光刻方法进行，通常通过蚀刻进行，优选地通过均匀蚀刻过程进行，其中，模板用作抗蚀剂来减少被模板覆盖的位置处的蚀刻，同时与抗蚀剂相邻的层的材料被蚀刻。在优选实施例中，转移通常在干法蚀刻过程(例如反应离子蚀刻)中进行。
32.通常，布置多级纳米压印光刻模板20包括将压印抗蚀剂涂层例如布置到薄膜堆叠部10上。随后，将具有预定的3d结构的压印模具推入到压印抗蚀剂层中，使得压印模具的3d图案转移到压印抗蚀剂中。可选地，在布置压印抗蚀剂涂层之前，可以通过提供粘附促进剂层(未示出)或粘附促进步骤(例如氧等离子体处理)来改善多级纳米压印光刻模板20的粘附力。
33.所形成的3d图案形成了用于对下层装置层进行图案化的模板，下层装置层包括布置在下层装置层上的遮盖牺牲层12。多级纳米压印光刻模板20的厚度以及多级纳米压印光刻模板的级对应于下层装置层的厚度。通过图案转移t，模板被转移到下层的层，如在图1d中示出。因而从堆叠部10对薄膜装置100进行图案化，并且使电极层的预定的绝缘区域a2暴露，同时保留遮盖牺牲层12的剩余部分12a，遮盖牺牲层的剩余部分覆盖电极层11的预定的电接触区域a1。
34.布置具有至少一个第一部分p1和第二部分p2的模板使得能够限定例如对电极的整体形状进行的蚀刻，其中，第一部分对应于电极的第一部分，并且第二部分对应于电极的第二部分，例如相邻部分。通过提供具有不同级的模板使得能够限定(例如，蚀刻)到不同的级(例如在膜的下层薄膜堆叠部内的高度)。通过提供具有至少一个位于第一级l1处的第一部分p1以及位于第二级l2(第二级是与第一级不同的高度)处的第二部分p2的模板使得能够将光刻模板20限定(例如，蚀刻)到薄膜堆叠部10中，并且由于多级纳米压印光刻模板20可以被布置成在单个转移步骤中对薄膜装置100进行图案化，能够使所需的处理步骤的数量最小化，单个转移步骤包括使电极层的预定的绝缘区域a2暴露，同时保留遮盖牺牲层12的剩余部分，遮盖牺牲层的剩余部分覆盖电极层11的预定的电接触区域a1。
35.图案化的堆叠部被暴露于区域选择性的沉积工艺。图2a示意性地示出了如在图1d中示出的图案化的堆叠部，其中，在执行区域选择性ald工艺(as-ald)之后，由覆盖材料30m构成的覆盖层30覆盖到电极层11的暴露的绝缘区域a2上。区域选择性ald工艺被配置成使得覆盖材料30m在电极层11上的沉积速率相比在牺牲层12上的沉积速率更高。可选地，选择性ald工艺还可以被配置成使得覆盖材料30m在电极层1上的沉积速率相比在附加层16(未示出)上的沉积速率更高。as-ald工艺可以被理解为表示如下的ald工艺，其中，待沉积的材料被优先沉积在一种材料上，而不是一种或多种其他材料上。区域选择性沉积或优先沉积可以被理解为表示如下的沉积，在该沉积中，待沉积的材料(例如覆盖材料30m)在目标沉积区域上的沉积速率相比在目标非沉积区域上的沉积速率更高。在as-ald中，待沉积的材料的共反应物、前驱体、抑制剂以及工艺条件中的一项或多项相互选择，例如相互调节，以使得能够在由给定组合物构成的层上而不是在由给定其他组合物构成的层上选择性地沉积覆盖材料。优选地，覆盖材料30m在目标材料上的相对沉积速率比在非目标区域上的相对沉积速率高至少三倍，更优选地，沉积速率高至少五倍或更多，例如高十倍。更高的相对差使得能够在每给定数量的ald沉积循环中形成更加选择性的沉积。优选地，覆盖材料30m在目标材料上的绝对沉积速率为每个ald循环约0.1nm。优选地，在非目标区域上的沉积是可忽略的。覆盖材料30m在牺牲层12上的沉积可能不利地阻碍牺牲层12a的剩余部分的未来移除。因此，牺牲层12、电极层11以及可选地附加层16可以被理解为被选择成使得覆盖材料30m在牺牲层12上的沉积速率相比在电极层11上的沉积速率更低。在优选实施例中，覆盖层30是电绝缘覆盖层，例如氧化硅(sio
x
)。布置电绝缘覆盖层可以保护薄膜装置100的电极例如在使用中免受不期望的接触。关于as-ald的细节将在后面关于图5更详细地说明。
36.在沉积覆盖层30之后，将牺牲层12的剩余部分12a移除，以使电极层1的电接触区域a1暴露。图2b示意性地示出了在移除覆盖层30之后的状态下的堆叠部。如所描述的，通过任何合适的方法(例如湿法蚀刻)来执行牺牲材料12m的移除。优选地，如所示出的，牺牲层12和覆盖层30被选择成使得牺牲层12可以被选择性地移除。例如，牺牲层12和覆盖层30中的一个可以是alo
x
基的，而另一个可以是sio
x
基的。
37.在一些实施例中，例如，如在图2c中示出，该方法包括执行金属化工艺以在电极层11的暴露的接触区域a1上形成导电接触板部40。金属化可以包括对导电材料40m(例如金属)进行电沉积。由于绝缘区域a2未被暴露，因此可以避免在绝缘区域上沉积接触板部。可选地或另外地(例如，如在图4b中示出的)，该方法可以包括执行金属化工艺以在另一电极层(更深地布置的电极层17)的暴露的接触区域上形成导电接触板部42。有利地，在电极层
11和另一电极层17上的导电接触板部可以在单个金属化工艺中形成。
38.在其它或另一实施例中，薄膜堆叠部包括(被布置有)另外的附加层16。在一些实施例中，例如在图3a中示出的，堆叠部10包括埋入的另一电极层17和绝缘层18，绝缘层将电极层11与另一电极层17分隔开。可选地，堆叠部可以包括另外的层(例如由缓冲材料19m构成的缓冲层19)和/或载体16c。将包括位于另一级l3处的另一部分(例如第三部分p3)的多级纳米压印光刻模板20布置到牺牲层12，另一级不同于第一级和第二级。利用多级冲压部(stamp)(例如三级nil模板)，多于一个层的信息可以在单个处理步骤中被编码和传输。例如，三级冲压部可以编码2个装置层，与二级冲压部不同，二级冲压部仅能够编码用于单个装置层的图案。第三部分对应于另一电极层17的预定的接触区域a3。第三部分对应的厚度(级)在转移时使另一电极层17的预定的接触区域a3暴露(参见图3b)。因此，包括第三部分的多级纳米压印光刻模板20可以被理解为被布置成限定如下的薄膜装置100，该薄膜装置包括薄膜装置的具有接触区域和非接触区域的电极。有利地，使用具有另一级的多级纳米压印光刻模板20使得能够在减少的、优选地单个的图案转移步骤中限定复杂的多级薄膜装置100。因此，可以使薄膜装置100的制造中的图案化步骤的总数量最小化，从而减少例如处理时间和/或制造成本。在优选实施例中，电极层11、17中的一个由半导体材料(例如掺杂的半导体材料)形成，而另一个由电阻率低于1mω.cm(例如低于0.1mω.cm)的材料(例如金属)形成。因此，该方法可以被用于以降低的复杂性和/或成本来制造晶体管，例如fet或mosfet装置。
39.在优选实施例中，覆盖材料30m在电极材料11m上的沉积速率相比在另一电极层17上的沉积速率更高。图4a示意性地示出了在选择性沉积由覆盖材料30m构成的覆盖层30之后处于制造阶段的薄膜装置100。由于覆盖材料30m在电极材料11m上的沉积速率相比在另一电极层17上的沉积速率更高，因此覆盖材料30m在牺牲层12a的剩余部分上以及在另一电极层17的接触区域a3上的沉积可以被减少，优选地大致被避免。在另一电极层17的接触区域a3上存在由覆盖材料30m(特别是电绝缘覆盖材料)构成的层将不利地防止在另一电极层17上形成导电接触板部42(参见图4b)。
40.因此，牺牲层12、电极层11以及另一电极层17可以被理解为被选择成使得覆盖材料优先沉积在电极层11上，而不是牺牲层12以及另一电极层17的暴露的部分上。换言之，牺牲层12、电极层11以及另一电极层17可以被理解为被选择成使得覆盖材料30m在牺牲层12和另一电极层17上的沉积速率相比在电极层11上的沉积速率更低。
41.有利地，使用单个图案转移步骤与使用区域选择性ald工艺(as-ald)的组合使得能够在数量减少的制造步骤中限定如下的薄膜装置100，该薄膜装置包括具有接触区域a2和非接触区域a1的电极以及半导体层17的接触区域a3，从而减轻了对于单独的掩蔽和/或图案化步骤(例如光刻步骤)以限定电极层11的接触区域和非接触区域的需要。
42.如关于图2c所说明的，在一些实施例中，该方法包括执行金属化工艺。优选地，进行金属化，例如对导电材料进行电沉积以在电极层和另一电极层的暴露的接触区域上形成导电接触板部41、42。
43.as-ald可以与常规原子层沉积方法形成对比。这种ald被称为用于沉积由目标材料构成的层的方法。原子层沉积与例如化学气相沉积的不同在于原子层沉积需要至少两个工艺循环。这些循环中的第一循环通常包括使前驱体部分(precursor moiety)自限性结合
或化学吸附到目标衬底表面。在前驱体的吸附之后，将衬底暴露于第二循环，在第二循环中，将衬底暴露于与前驱体反应以形成由目标材料构成的第一吸附层(adlayer)的共反应物。可以通过将衬底重复地暴露于工艺循环来增大层厚度。为了减少(优选地大致避免)前驱体与共反应物之间的气相反应，优选地，暴露是分隔开的。工艺循环可以在时间上分隔开和/或在空间上分隔开，例如在空间ald(spatial ald，sald)中。尽管已知的ald方法可以沉积具有良好的一致性的目标层，但是已知的ald方法缺乏对沉积区域提供空间控制的能力，因此特别地在与大规模或高通量沉积方法组合时，不太适合于目标材料层的区域选择性沉积。acs纳米(acs nano)，11，9303-9311(2017)，a.mameli等报道了一种所谓的单晶圆工艺，该单晶圆工艺使得能够在al2o3、tio2和hfo2表面的存在下，使用乙酰丙酮为抑制剂、bdeas(h2si(n(c2h5)2)2)为前驱体、以及o2等离子体为共反应物，在geo2、sin
x
、sio2以及wo3上选择性沉积sio2。所报道的工艺依赖于容器式真空反应器，在容器式真空反应器中，衬底被相继地暴露于这三个暴露步骤。因此，所报道的工艺可以被称为区域选择性ald(as-ald)的在时间上分隔开的实施例。欧洲专利申请19208861.5公开了区域选择性ald工艺的在空间上分隔开的实施例，其中，衬底沿着一系列在空间上分隔开的给料单元被输送。这两个报道(mameli等和ep19208861.5)在此通过引用并入。
44.现在，将结合图5和图6来说明区域选择性ald工艺，即as-ald。在图5(顶部)中示出了衬底的示意性侧视图，该衬底包括电极层11的暴露部分、牺牲层12以及埋入附加层16。在第一工艺步骤70f中，将衬底暴露于抑制剂部分(inhibitor moieties)70。例如，如在欧洲专利申请19208861.5中所说明的，抑制剂部分70被选择成包括朝向牺牲层12的吸附选择性，使得在牺牲层上形成抑制层71。在电极层11上，由于抑制剂部分70和电极层11被选择成具有低的相互亲和性，因此形成抑制层可以被避免。在抑制步骤70f之后，衬底被暴露80f于前驱体部分80的流。前驱体部分80化学吸附到电极层11的暴露部分，在电极层的暴露部分上形成层。由于该反应通常是自限性的，因此例如用载体气体(未示出)能够移除多余的前驱体部分80。随后，覆盖有前驱体部分80的区域被暴露81f于共反应物81的流，共反应物与吸附的前驱体部分80反应以形成构成覆盖层30的覆盖材料的第一吸附层。
45.如在本领域中已知的，为了增大覆盖层30的厚度，步骤80f和81f可以重复多次，例如重复n次。抑制层被认为抑制了前驱体部分的吸附，从而局部地降低了由于一个或多个随后的前驱体和共反应物暴露循环而形成的覆盖材料30m的沉积速率。因此，抑制层可以被理解为形成提供关于覆盖材料30m的沉积位置的化学对比的装置部。形成有抑制层的材料显示出低的覆盖材料30m沉积速率，而未形成有抑制层的材料显示出高的沉积速率。
46.可选地，步骤70f可以每m次就被重复(1≤m≤n)。通过重复抑制，(局部)分解的抑制层71可以被恢复。特别地，在共反应物包括高活性等离子体物质的实施例中，抑制步骤可以被更经常地执行，例如在每次前驱体暴露之前执行。
47.应当理解，被包括在区域选择性ald工艺(as-ald)中的步骤70f、80f和/或81f可以例如在单个反应腔室中以时间分辨方式来执行，在单个反应腔室中，衬底(例如薄膜堆叠部10)随后被暴露于工艺步骤，由此在工艺步骤之间，腔室可以用惰性气体清洗和/或被排空，以移除来自之前的暴露的痕迹。优选地，区域选择性ald工艺在空间分辨ald工具(例如在欧洲专利申请19208861.5中公开的装置)中执行。有利地，与分批制造工艺或逐个晶圆制造工艺相反，空间分辨区域选择性ald工具可以被并入到连续制造工艺中，从而加快制造、增加
吞吐量和/或降低制造成本。
48.在一些实施例中，衬底(例如图案转移之后的薄膜堆叠部10)可以沿着一系列在空间上分隔开的沉积空间或处理空间转移(例如移动)。在空间上分隔开的处理空间包括第一处理空间，其中，在步骤70f中，衬底(例如图案化的薄膜堆叠部10)被暴露于包括抑制剂部分的处理流。在空间上分隔开的处理空间包括第二处理空间，其中，在步骤80f中，衬底(例如图案化的薄膜堆叠部10)被暴露于包括前驱体部分80的处理流。在空间上分隔开的处理空间包括第三处理空间，其中，在步骤81f中，衬底(例如图案化的薄膜堆叠部10)被暴露于包括共反应剂部分81的处理流。优选地，在空间上分隔开的处理空间之间布置有分隔空间，在分隔空间中，薄膜堆叠部10可以被暴露于惰性处理气体(例如氮气)的分隔流，从而使相邻的处理空间中的处理流分隔开。通过将处理空间分隔开，能够有利地减少(优选地大致避免)例如共反应物与前驱体部分之间的气相反应。因此，在一个实施例中，执行区域选择性ald工艺(as-ald)包括提供薄膜堆叠部10与多个沉积空间之间的相对移动。多个沉积空间包括至少一个第一沉积空间、第二沉积空间以及第三沉积空间，第一沉积空间布置有抑制剂供应部，以使薄膜堆叠部10暴露于包括抑制剂部分70的处理流；第二沉积空间布置有前驱体供应部，以使薄膜堆叠部10暴露于包括前驱体部分80的处理流；第三沉积空间布置有共反应物供应部，以使薄膜堆叠部10暴露于包括共反应物部分81的处理流；其中，多个沉积空间中的每一个沉积空间通过分隔空间来与多个沉积空间中的相邻沉积空间在空间上分隔开，分隔空间包括用于使薄膜堆叠部10暴露于分隔流的惰性气体供应部。为了增大层的厚度，样品可以例如通过提供往复运动来重复地暴露于处理流。
49.在一些实施例中，包括抑制剂的处理流可以被包括在分隔流、包括前驱体部分80的处理流以及包括共反应物部分81的处理流中的一个中。通过将抑制剂包括在其它流中的一个中能够减少ald工具的占用空间和/或处理时间。
50.在另一个或另外的实施例中，如将结合图6b更详细地说明的，区域选择性ald工艺(as-ald)可以包括回蚀刻步骤。因此，可以包括蚀刻空间，该蚀刻空间包括蚀刻剂供应部，以使薄膜堆叠部10暴露于蚀刻剂流。
51.如在此所使用的前驱体或前驱体部分可以被理解为包括如下的任何化合物(例如分子)，该化合物能够参与与表面上的反应性基团(例如位点)的自限性反应。如在本领域中已知的，这种前驱体部分通常是包含被配体围绕的中心金属离子的金属物质。在本领域中已知的各种前驱体化合物包括但不限于金属卤化物，例如氯化铝和氯化铪，以及金属有机物物质，包括但不限于：烷基金属，例如三甲基铝和二乙基锌；羰基金属，例如五羰基铁(0)；金属烷盐，例如异丙醇钛(iv)；烷基酰胺金属，例如五(二甲氨基)钽(v)；环戊二烯金属，例如二茂钴；β-二酮金属，脒基金属，以及呱啶金属，包括双(乙酰乙酸叔丁酯)铜(ii)，双(n，n
’‑
二叔丁基乙脒基)二铜(i)，以及三(1，3-二异丙基-2-二甲氨基呱啶)钆(iii)。
52.如在此使用的共反应物可以被理解为包括例如在ald领域中已知的与吸附的前驱体部分反应的任何部分(moiety)。如在本领域中通常地，这种部分可以以被包括在一种或多种惰性载体气体的流中的汽态或气态来提供，以形成共反应气体流(b)。共反应物部分包括例如在配体交换反应中可以与吸附的前驱体部分反应的分子物质，例如水和或氧气。替代地或另外地，共反应物可以被理解为包括反应性等离子体物质。等离子体可以是远程产生的等离子体，等离子体例如在上游位置处产生并且通过载体流输送到反应空间。应当理
解，前驱体和/或共反应物可以分别由前驱体-共反应物部分的混合物组成。
53.选择哪种抑制剂在哪个表面起作用主要取决于表面酸度和碱以及抑制剂的碱/酸性质。关于细节，参考欧洲专利申请19208861.5以及a.mameli等在acs纳米(acs nano)11，9303-9311(2017)中的公开，以上文献在此通过引用并入。在氧化表面的情况下，发明人发现表面与潜在的抑制剂分子之间的相互作用取决于表面和抑制剂分子的化学亲和力，化学亲和力可以由氧化物中的阳离子的电负性(如例如由linus pauling所限定的)以及通常在抑制剂分子的配体基团中构建的键的极化性得到。这可以被转化为元素或化合物的酸度(基于质子的吸引或排斥)或lewis酸度(基于电子的吸引或排斥)。发明人发现，可以选择以下类别的抑制剂：酮类，例如丙酮、苯乙酮、甲基丙基甲酮等；β-二酮，优选地，1-2-β-二酮，二酮例如二乙酰、乙酰丙酮、六氟乙酰-丙酮等；伯醇、仲醇以及叔醇，但是优选地，叔醇；羧酸，例如乙基丁酸以及三甲基乙酸；伯胺、仲胺以及叔胺，例如甲胺、二甲胺以及三甲胺；二胺，例如乙二胺和小烷基链(cn，1《n《6)硫醇，例如乙二硫醇。
54.在ald工艺中，前驱体和/或共反应物部分通常被布置在流中，即被布置在前驱体流或共反应物流中，流大致由混合有预定量(分压)的一种或多种前驱体部分(相应地，共反应物部分)的惰性载体气体形成。
55.根据ald工艺的性质，合适的惰性气体通常包括氮气、氩气、其他惰性气体或其混合物。在共反应物是反应性等离子体(例如氧等离子体)的ald工艺中，优选地，惰性气体或其混合物用作载体气体流和分隔气体流。
56.现在参照图6a和图6b，提供了使用空间ald设置(sald)将由覆盖材料30(sio2)构成的层区域选择性沉积到示例性衬底上的实验证据，该示例性衬底包括以氧化锌(zinc oxide，zno)和氧化硅(silicon oxide，sio2)终止的表面区域。为了避免在以zno终止的区域上沉积，采用了选择性结合到zno的抑制剂部分70。随着ald循环次数的增加，沉积区域(sio2)上的sio2层的厚度逐渐增大。在高达约65个工艺循环内，在非沉积区域(zno)上未观察到目标材料。此时，沉积的sio2的总厚度约为7nm。在约80个工艺循环之后，sio2被发现也沉积在以zno终止的区域上。
57.图6b描述了类似的实验，但是包括在约每110个工艺循环(在110个、220个、330个以及440个工艺循环)之后暴露于蚀刻剂。每个蚀刻步骤使沉积的sio2层的厚度减小约4nm。这使得在以zno终止的表面区域上的沉积的sio2的厚度低于检测限制。如所示出的，包括蚀刻步骤使得能够区域选择性沉积具有如下厚度的覆盖材料30m，该厚度增加超过了对于不包括蚀刻步骤的方法将发生区域非选择性沉积的厚度的水平。因此，在一些实施例中，该方法包括一个或多个回蚀刻步骤。回蚀刻被配置成移除沉积的覆盖材料30m的部分。有利地，包括一个或多个回蚀刻工艺步骤可以移除非选择性沉积的覆盖材料30m，例如由于前驱体物质与共反应物之间不期望的气相反应而沉积的覆盖材料30m。在区域选择性ald工艺期间，特别是在空间ald沉积工具中，由于不理想的工艺条件，这种不期望的气相反应(有时被称为化学气相沉积(chemical vapor deposition，cvd)副反应)可能会发生。在优选实施例中，区域选择性ald工艺在每10个、50个或更多个(例如100个或200个)ald沉积工艺循环中包括一个或多个回蚀刻工艺步骤。可选地，可以在专用工具中执行回蚀刻，例如作为在区域选择性ald工艺之间以及在移除牺牲层12之前的步骤。优选地，在同一工具中执行一个或多个回蚀刻工艺，其中，区域选择性ald工艺(as-ald)例如在同一空间分辨区域选择性ald工
具(as-ald)中执行。因此，在一些实施例中，在空间上分隔开的处理空间包括另一处理空间，例如蚀刻空间，在空间上分隔开的处理空间包括第三处理空间，其中，衬底(例如图案化的薄膜堆叠部10)被暴露于包括蚀刻剂的处理流。
58.在一些实施例中，其中，根据本发明的方法被应用于制造晶体管装置100，电极层11和电极层17中的一个被布置成形成栅极，而另一个被布置成形成半导体电荷载体层。现在，参照图7和图8，将说明制造tft装置100的方法。如在图7(顶部)中示出，玻璃载体16c布置有薄膜堆叠部，该薄膜堆叠部包括(从底部到顶部按顺序)：阻挡层16b、缓冲层16s、形成另一电极层的掺杂的半导体层17、栅极绝缘层18以及形成第一电极层的栅极电极层11。在堆叠部上布置遮盖牺牲层12和多级纳米压印光刻模板20。模板具有分别位于不同的级l1至l3处的三个部分p1至p3。与图3和图4一致，部分p1的区域对应于tft装置100的电极的电接触区域a1。部分p2对应于tft装置100的电极的绝缘区域a2。区域p3对应于半导体层17的接触区域a3。该部分的级(厚度)对应于下层的层的厚度。图7(底部)示出了在图案转移之后的堆叠部，并且已经示出了晶体管装置的形成，晶体管装置将由栅极层11和半导体层17形成，该栅极层和半导体层被绝缘层18分隔开。区域a1和a2被示出(在图7底部的点线和虚线)，区域a3(未示出)由半导体层17的暴露的顶部表面形成。如以上所说明的，牺牲层12的剩余部分12a在随后的as-ald步骤中保护了下层的区域a1。图8(顶部)示意性地示出了在沉积覆盖层30之后处于制造期间的阶段的装置。由于沉积速率的相对差异，覆盖层30选择性地沉积在电极层11的绝缘区域a2上以及未图案化的缓冲层16a上。牺牲层12a的剩余部分(对应于区域a1)以及半导体层的暴露的部分(区域a3)保持未被覆盖。图8(底部)示意性地示出了在移除牺牲层的剩余部分之后并且在金属化工艺之后，在半导体层17和电极层11的接触区域上形成导电金属接触板部42、43。
59.如之前所描述的，合适的材料组合可以从文献中获知和/或通过实验识别。在制造tft装置的示例性实施例中，电极层11和另一电极层17中的一个包括金属(例如钼)，优选地，电极层和另一电极层中的一个大致由金属(例如钼)构成，电极层11和另一电极层17中的另一个包括铟镓锌氧化物(indium gallium zinc oxide，igzo)，优选地，电极层和另一电极层中的另一个大致由铟镓锌氧化物构成。栅极绝缘层18和/或缓冲层16a可以各自包括金属或半导体氧化物(例如氧化硅)，栅极绝缘层和/或缓冲层可以各自大致由金属或半导体氧化物(例如氧化硅)构成。在优选实施例中，牺牲层12是由alo
x
12m构成的层。在其它的或另外的优选实施例中，由覆盖材料30m构成的覆盖层30是由sio
x
30m构成的层。
60.表i总结了在暴露于区域选择性ald工艺as-ald之后观察到的在各种材料上沉积的层。
61.表格i：sio
x
在具有以下物质的衬底上的选择性层沉积：
[0062][0063]
左侧两列是关于使用包括igzo的层以及包括钼的层的堆叠部的比较性tft制造工艺，包括igzo的层作为半导体的另一电极层17，包括钼的层作为电极层11。在比较性示例中，未使用遮盖牺牲层12。在as-ald工艺之后，未发现sio
x
沉积在igzo层上。由于未使用牺牲层12，因此在sa-ald工艺期间，整个电极层11被暴露，并且因此整个电极被发现被覆盖在绝缘氧化层中。对于根据比较性方法制造的tft装置，将需要许多随后的图案化步骤(例如，光刻和蚀刻)以提供用于电极的可接触区域。相反地，表i的最右两列涉及根据本发明的包括沉积遮盖牺牲alo
x
层的方法制造的tft。在as-ald工艺之后，未发现sio
x
沉积在igzo层上，也不在对电极的接触区域a2进行覆盖的alo
x
层的部分12a上。当使用牺牲层12时，在sa-ald工艺期间，电极11被成功地选择性覆盖。因此，为了打开电极的接触区域，发现简单的湿法蚀刻步骤或干法蚀刻步骤就足够了。al2o3的湿法蚀刻示例包括在去离子水中的稀释的hf溶液，其中，稀释的hf溶液可以被理解为hf与水的比例介于200：1至50：1(质量：质量)之间，对于该hf与水的比例，由ald生成的(以及由pda退火的)al2o3的蚀刻速率被报道介于0.6nm/sec至0.1nm/sec之间(例如，如c.lee等在2004年第206次ecs会议(206
th ecs meeting)摘要845中所报道的)。al2o3的湿法蚀刻剂示例还包括在80℃至95℃下的h3po4/cro3的水溶液，例如，在1升h2o中的50ml的h3po4和7ml的cro3(500g/l)的水溶液(例如1978年3月在电化学学会期刊(j.electrochem.soc.)第470页中所报道的)。al2o3的干法蚀刻示例包括：cf4和/或chf3等离子体，以及o2/bcl3/ar等离子体(如由x.yang等在电子电气材料会刊(trans.electr.electrol.mater.)11(5)202(2010)中所报道的。
[0064]
根据以上，本发明的其他方面涉及在薄膜堆叠部上使用图案转移工艺与区域选择性ald工艺的组合。特别是在包括对电极层11进行覆盖的遮盖牺牲层的薄膜堆叠部上使用图案转移工艺，以形成对电极层11的预定部分进行覆盖的图案化牺牲层12。有利地，图案化结构在随后的区域选择性ald工艺中提供化学对比度。在一些实施例中，在薄膜堆叠部上使用图案转移工艺与区域选择性ald工艺的组合被用于制造晶体管，例如mosfet装置或tft装置。
[0065]
为了清楚和简洁的描述的目的，在此将特征描述为同一实施例或分开的实施例的部分，然而，应当理解，本发明的范围可以包括具有所描述的特征中的全部特征或一些特征的组合的实施例。当然，应当理解，以上实施例或工艺中的任何一个可以与一个或多个其它实施例或工艺组合，以在寻找和匹配设计和优点方面提供甚至进一步的改善。应当理解，本公开为制造复杂的微电子装置提供了特别的优点，并且通常本公开可以被应用于受益于材料的区域选择性沉积的任何应用，特别是否则将需要附加的图案化步骤以对功能层进行图
案化的装置，例如，需要光刻图案化步骤以提供用于电极的可接触区域。此外，应当理解，本方法不应被解释为限于两级的压印光刻模板，也不应被解释为限于具有两个压印级的三级(层)的压印光刻模板。相反地，本方法可以在使用具有多于三个(例如多个)级的压印光刻模板的更广泛的方法中以同样的优势使用。例如，本方法可以被应用于使用具有超过十个或更多个级的纳米压印光刻模板来制造光学结构。同样地，本方法可以在使用多个(例如随后的)压印光刻模制步骤的方法中以同样的优势使用。
[0066]
在解释所附的权利要求时，应当理解，词语“包括”除了在给定的权利要求中列出的元件或动作之外，不排除其它元件或动作的存在；在元件之前的词语“一”或“一个”不排除多个这种元件的存在；权利要求中的任何附图标记不限制权利要求的范围；多个“装置部”可以表示相同的或不同的项目或所实施的结构或功能；除非另外特别说明，否则权利要求的公开的装置或部分中的任何装置或部分都可以被组合在一起或被分成另外的部分。如果一个权利要求引用另一个权利要求，这可能表示这些权利要求各自的特征的组合所实现的协同优势。但是实际上，一些措施被列举在彼此不同的权利要求中不表示这些措施的组合不能被用于提供优势。因此，本实施例可以包括权利要求的全部有效组合，其中，除非被上下文明确地排除，每个权利要求原则上可以引用任何之前的权利要求。