全环绕栅极装置的形成的制作方法

本公开内容的实施方式总体涉及用于填充基板特征的方法。更特别地，本公开内容的实施方式针对用于形成高品质i/o氧化物的方法。

背景技术：

1、晶体管是大多数集成电路的关键部件。由于晶体管的驱动电流及驱动电流所致的速度与晶体管的栅极宽度成正比，因此更快的晶体管通常需要更大的栅极宽度。因此，需要在晶体管尺寸与速度之间权衡，且已开发“鳍式”场效应晶体管(finfet)以解决具有最大驱动电流和最小尺寸的晶体管的矛盾目标。finfet的特征在于鳍形通道区域，鳍形通道区域可在不显著增加晶体管的占地面积的情况下大幅增加晶体管的尺寸，且现在已被应用于许多集成电路中。然而，finfet有其自身的缺点。

2、随着晶体管装置的特征尺寸持续缩减以实现更大的电路密度和更高的性能，需要改良的晶体管装置结构以改善静电耦合并且降低诸如寄生电容和断态漏电(off-stateleakage)之类的负面影响。晶体管装置结构的实例包括平面结构、鳍式场效应晶体管(finfet)结构及水平全环绕栅极(hgaa)结构。hgaa装置结构包括数个晶格匹配通道，所述晶格匹配通道以堆叠配置方式悬置，并且通过源极区域/漏极区域连接。hgaa结构提供良好的静电控制，且可广泛适用于互补金属氧化物半导体(cmos)晶片制造。

3、常规的i/o氧化物工艺导致异位预清洁立即重新生长品质不良的本征氧化物、低密度的ald型氧化物沉积、线性缩减纳米片-纳米片之间的空间的沉积、限制下游整合(即，multi-vt)，且需要额外的后加工来致密化ald膜，这增加了成本及复杂度。相应地，需要用于形成水平全环绕栅极装置的改良方法。

技术实现思路

1、本公开内容的一或多个实施方式针对形成半导体装置的方法。在一或多个实施方式中，形成半导体装置的方法包含以下步骤：预清洁多个纳米片通道层，所述多个纳米片通道层中的每个纳米片通道层具有第一厚度；将保形的牺牲外延层形成于所述多个纳米片通道层中的每个纳米片通道层上；预清洁所述多个纳米片通道层，在所述多个纳米片通道层上有保形的牺牲外延硅层，以去除本征氧化物及/或残留物；和使用等离子体来使保形的牺牲外延硅层氧化，以将氧化硅层形成于纳米片上，所述纳米片具有第二厚度。

2、本公开内容进一步的实施方式针对形成半导体装置的方法。在一或多个实施方式中，形成半导体装置的方法包含以下步骤：预清洁多个纳米片通道层，所述多个纳米片通道层中的每个纳米片通道层具有第一厚度；将保形的牺牲外延层形成于所述多个纳米片通道层中的每个纳米片通道层上，使所述多个纳米片通道层退火，所述多个纳米片通道层具有在所述多个纳米片通道层上的保形的牺牲外延层；和使用等离子体来使保形的牺牲外延层氧化，以将氧化物层形成于所述多个纳米片通道层中的每个纳米片通道层上，所述多个纳米片通道层中的每个纳米片通道层具有第二厚度。

3、本公开内容的额外实施方式针对水平全环绕栅极装置。在一或多个实施方式中，水平全环绕栅极装置包含：位于源极区域与漏极区域间之间的多个水平纳米片通道层，所述多个水平纳米片通道层中的每个水平纳米片通道层具有顶表面、底表面和两个侧表面，且具有在从2nm至15nm的范围中的第一通道层厚度；及氧化物层，位于所述多个水平纳米片通道层中的每个水平纳米片通道层的顶表面、底表面及两个侧表面上，氧化物层具有在从约2.5nm至约10nm的范围中的氧化物层厚度。第一通道层厚度大体上等于形成氧化物层之前的第二通道层厚度。

4、本公开内容进一步的实施方式针对计算机可读介质。在一或多个实施方式中，非暂时性计算机可读介质包括指令，当由处理腔室的控制器执行所述指令时，引起处理腔室进行以下操作：预清洁多个纳米片通道层，所述多个纳米片通道层中的每个纳米片通道层具有第一厚度；将保形的牺牲外延层形成于所述多个纳米片通道层中的每个纳米片通道层上；使所述多个纳米片通道层退火，所述多个纳米片通道层具有在所述所个纳米片通道层上的保形的牺牲外延层；和使用等离子体来使保形的牺牲外延层氧化，以将氧化物层形成于所述多个纳米片通道层中的每个纳米片通道层上，所述多个纳米片通道层中的每个纳米片通道层具有第二厚度。

5、本公开内容的额外实施方式针对计算机可读介质。在一或多个实施方式中，非暂时性计算机可读介质包括指令，当由处理腔室的控制器执行所述指令时，引起处理腔室进行以下操作：预清洁多个纳米片通道层，所述多个纳米片通道层中的每个纳米片通道层具有第一厚度；将保形的牺牲外延层形成于所述多个纳米片通道层中的每个纳米片通道层上；预清洁具有在所述多个纳米片通道层上的保形的牺牲外延硅层的所述多个纳米片通道层，以去除本征氧化物及/或残留物；和使用等离子体来使保形的牺牲外延硅层氧化，以将氧化硅层形成于纳米片上，所述纳米片具有第二厚度。

技术特征：

1.一种形成半导体装置的方法，所述方法包含以下步骤：

2.如权利要求1所述的方法，其中所述保形的牺牲外延硅层具有在从约0.5nm至约2.5nm的范围内的厚度。

3.如权利要求1所述的方法，其中所述第一厚度在从约4nm至约8nm的范围内。

4.如权利要求1所述的方法，其中所述第二厚度在从约4nm至约8nm的范围内。

5.如权利要求1所述的方法，其中所述第二厚度在从约2.5nm至约7.5nm的范围内。

6.如权利要求1所述的方法，其中所述第一厚度及所述第二厚度大体上相等。

7.如权利要求1所述的方法，进一步包含以下步骤：在预清洁之前，选择性地蚀刻超晶格结构(superlattice structure)，所述超晶格结构包含交替地排列成多个堆叠对的所述多个纳米片通道层和对应的多个半导体材料层，以去除所述多个半导体材料层中的每个半导体材料层，以于所述超晶格结构中形成多个空隙，所述多个半导体材料层在源极区域与漏极区域之间延伸。

8.如权利要求7所述的方法，进一步包含以下步骤：形成所述源极区域及所述漏极区域，所述源极区域与所述超晶格结构的第一端相邻，所述漏极区域与所述超晶格结构的第二相对端相邻。

9.如权利要求7所述的方法，其中所述超晶格结构形成于基板的顶表面上。

10.如权利要求1所述的方法，其中所述保形的牺牲外延层包含硅，且其中形成所述保形的牺牲外延层包含以下步骤：在从500℃至800℃的范围中的温度下以外延方式生长所述保形的牺牲外延层。

11.如权利要求7所述的方法，其中所述多个半导体材料层包含硅锗(sige)且所述多个纳米片通道层包含硅(si)。

12.如权利要求7所述的方法，其中所述多个半导体材料层包含硅(si)且所述多个纳米片通道层包含硅锗(sige)。

13.如权利要求1所述的方法，其中在不破坏真空的情况下在处理腔室中进行所述方法。

14.如权利要求1所述的方法，其中预清洁所述多个纳米片通道层包含干式蚀刻工艺及湿式蚀刻工艺中的一或多者。

15.如权利要求1所述的方法，其中使所述保形的牺牲外延层氧化包含：在范围从约500℃至约900℃的温度下、在氢(h2)气及氧(o2)气的气氛中、在环境压力下的所述保形的牺牲外延层的自由基等离子体氧化(radical plasma oxidation；rpo)。

16.如权利要求1所述的方法，进一步包含以下步骤：

17.一种形成半导体装置的方法，所述方法包含以下步骤：

18.如权利要求17所述的方法，其中所述保形的牺牲外延层具有在从0.5nm至2.5nm的范围内的厚度。

19.如权利要求17所述的方法，其中所述第一厚度在从4nm至8nm的范围内。

20.如权利要求17所述的方法，其中所述第二厚度在从2.5nm至10nm的范围内。

21.如权利要求17所述的方法，其中所述第一厚度及所述第二厚度大体上相等。

22.如权利要求17所述的方法，进一步包含以下步骤：在预清洁之前，选择性地蚀刻超晶格结构(superlattice structure)，所述超晶格结构包含交替地排列成多个堆叠对的所述多个纳米片通道层和对应的多个半导体材料层，以去除所述多个半导体材料层中的每个半导体材料层，以于所述超晶格结构中形成多个空隙，所述多个半导体材料层在源极区域与漏极区域之间延伸。

23.如权利要求22所述的方法，进一步包含以下步骤：形成所述源极区域及所述漏极区域，所述源极区域与所述超晶格结构的第一端相邻，所述漏极区域与所述超晶格结构的第二相对端相邻。

24.如权利要求22所述的方法，进一步包含以下步骤：于基板的顶表面上形成所述超晶格结构。

25.如权利要求17所述的方法，其中所述保形的牺牲外延层包含硅，且其中形成所述保形的牺牲外延层包含以下步骤：在从500℃至800℃的范围中的温度下以外延方式生长所述保形的牺牲外延层。

26.如权利要求22所述的方法，其中所述多个半导体材料层包含硅锗(sige)且所述多个纳米片通道层包含硅(si)。

27.如权利要求22所述的方法，其中所述多个半导体材料层包含硅(si)且所述多个纳米片通道层包含硅锗(sige)。

28.如权利要求17所述的方法，其中在不破坏真空的情况下在工艺腔室中进行所述方法。

29.如权利要求17所述的方法，其中预清洁所述多个纳米片通道层包含干式蚀刻工艺及湿式蚀刻工艺中的一或多者。

30.如权利要求17所述的方法，其中使所述保形的牺牲外延层氧化包含：在范围从约500℃至约900℃的温度下、在氢(h2)气及氧(o2)气的气氛中、在环境压力下的所述保形的牺牲外延层的自由基等离子体氧化(radical plasma oxidation；rpo)。

31.如权利要求17所述的方法，其中在范围从600℃至900℃的温度下、在范围从5托至20托的压力下、在包含氢(h2)的气氛中，使所述多个纳米片通道层退火。

32.如权利要求17所述的方法，进一步包含以下步骤：

33.一种水平全环绕栅极装置，包含：

34.如权利要求33所述的水平全环绕栅极装置，其中所述氧化物层包含氧化硅(siox)且所述多个纳米片通道层包含硅(si)。

技术总结
兹描述水平全环绕栅极装置及制造所述装置的方法。所述hGAA装置包含氧化物层及半导体材料层，所述半导体材料层位于装置的源极区域与漏极区域之间。所述方法包括以下步骤：在纳米片通道层上生长保形的外延层，随后进行自由基等离子体氧化(RPO)以将保形的外延层氧化。替代方法包括以下步骤：在纳米片通道层上生长保形的外延层，随后进行表面加工，接着进行自由基等离子体氧化(RPO)以使保形的外延层氧化。

技术研发人员：金明宣,罗源辉,埃里克·戴维,迈克尔•斯托尔菲,本杰明•科伦坡
受保护的技术使用者：应用材料公司
技术研发日：
技术公布日：2024/1/13