具内置EMI屏蔽的封装结构的制作方法

背景技术：

1、半导体器件技术发展的持续趋势已导致半导体部件具有减小的大小和增加的电路密度。根据对在改进性能能力的同时持续缩放半导体器件的需求，将这些部件和电路集成到复杂的3d半导体封装中，所述3d半导体封装促进器件占地面积的显著减小并且实现在部件之间的更短且更快的连接。此类封装可集成例如半导体芯片和多个其他电子部件，以用于安装到电子器件的电路板上。

2、为了确保电子器件(诸如例如，移动电话)以期望的性能水平适当地操作，半导体封装通常经屏蔽隔开电磁干扰(“emi”)。emi是归因于电磁辐射和电磁传导而导致的电气系统中的不想要的效应。半导体封装可发射emi，所述emi可以干扰其他附近的半导体封装(例如，集成在电路板上的其他封装)的操作。因此，半导体封装可包含emi屏蔽件，以帮助减少从其发射的emi并且阻挡从其他源接收的emi。

3、然而，用于在封装上形成emi屏蔽件的当前方法是复杂且昂贵的。由此，在本领域中需要半导体封装结构的有效emi屏蔽，而不显著增加封装大小和工艺复杂性，并且不增加相关联的封装制造成本。

技术实现思路

1、本公开总体涉及半导体器件制造领域，并且更具体地涉及形成具有集成的emi屏蔽件的半导体器件封装以用于先进的3d封装应用的结构和方法。

2、在某些实施例中，提供了一种半导体封装。半导体封装包括：框架，所述框架具有与第二表面相对的第一表面；至少一个空腔，其中设置有半导体管芯；第一多个通孔，所述第一多个通孔设置在至少一个空腔周围；以及第二多个通孔，所述第二多个通孔设置在第一多个通孔周围。第一多个通孔中的每一者具有限定第一开口的第一通孔表面，所述第一开口穿过框架从第一表面延伸到第二表面，并且第二多个通孔中的每一者具有限定第二开口的第二通孔表面，所述第二开口穿过框架从第一表面延伸到第二表面。半导体封装进一步包括：绝缘层，所述绝缘层接触半导体管芯的每个侧面的至少一部分并且设置在框架的第一表面和第二表面之上并且在第一多个通孔和第二多个通孔中的每一者内；第一多个电气互连，所述第一多个电气互连用于设置在第一多个通孔内的信号传输；以及第二多个电气互连，所述第二多个电气互连用于设置在第二多个通孔内的电磁干扰(emi)屏蔽。emi屏蔽层设置在框架的第一表面或第二表面中的至少一者之上并且进一步耦接到第二多个电气互连。

3、在某些实施例中，提供了一种半导体封装。半导体封装包括：框架，所述框架具有与第二表面相对的第一表面；至少一个空腔，其中设置有半导体管芯；第一通孔，所述第一通孔包含限定第一开口的第一通孔表面，所述第一开口穿过框架从第一表面延伸到第二表面；以及第二通孔，所述第二通孔包含限定第二开口的第二通孔表面，所述第二开口穿过框架从第一表面延伸到第二表面。半导体封装进一步包括：绝缘层，所述绝缘层设置在框架的第一表面和第二表面之上并且在第一通孔和第二通孔中的每一者内；第一电气互连，所述第一电气互连用于设置在第一通孔内的信号传输；以及第二电气互连，所述第二电气互连用于设置在第二通孔内的电磁干扰(emi)屏蔽。emi屏蔽层设置在框架的第一表面或第二表面中的至少一者之上并且进一步耦接到第二电气互连。

4、在某些实施例中，提供了一种半导体封装。半导体封装包括：框架，所述框架具有与第二表面相对的第一表面；至少一个空腔，其中设置有半导体管芯；以及通孔，所述通孔包括限定开口的通孔表面，所述开口穿过框架从第一表面延伸到第二表面。半导体封装进一步包括：绝缘层，所述绝缘层设置在框架的第一表面和第二表面之上并且在至少一个空腔和通孔中的每一者内；以及电气互连，所述电气互连用于设置在通孔内并且从第一表面延伸到第二表面的电磁干扰(emi)屏蔽。电气互连由通孔内的绝缘层圆周地围绕。emi屏蔽层设置在框架的第一表面或第二表面中的至少一者之上并且耦接到电气互连。

技术特征：

1.一种半导体封装，包含：

2.如权利要求1所述的半导体封装，其中所述emi屏蔽层包含用金或钯的薄层覆盖的无电镍镀层。

3.如权利要求1所述的半导体封装，其中所述emi屏蔽层通过所述第二多个电气互连耦接到接地。

4.如权利要求1所述的半导体封装，进一步包含设置在所述绝缘层与所述emi屏蔽层之间的铜层。

5.如权利要求4所述的半导体封装，其中所述铜层包含无电铜种晶层和电解铜镀层。

6.如权利要求1所述的半导体封装，其中所述第二多个通孔布置在所述至少一个空腔的周边和所述第一多个通孔周围的两个或更多个交错排列的行中。

7.如权利要求6所述的半导体封装，其中所述第二多个通孔中的每一者的直径是在约5μm与约100μm之间。

8.如权利要求7所述的半导体封装，其中在所述第二多个通孔中的每一者之间的节距是在约10μm与约15μm之间或在约100μm与约120μm之间。

9.一种半导体封装，包含：

10.如权利要求9所述的半导体封装，其中所述emi屏蔽层包含用金或钯的薄层覆盖的无电镍镀层。

11.如权利要求9所述的半导体封装，其中所述emi屏蔽层通过所述第二电气互连耦接到接地。

12.如权利要求9所述的半导体封装，进一步包含设置在所述绝缘层与所述emi屏蔽层之间的铜层。

13.如权利要求12所述的半导体封装，其中所述铜层包含无电铜种晶层和电解铜镀层。

14.如权利要求9所述的半导体封装，其中所述第二通孔的直径是在约5μm与约100μm之间。

15.如权利要求9所述的半导体封装，其中所述绝缘层穿过所述第一通孔和所述第二通孔中的每一者和所述至少一个空腔从所述第一表面延伸到所述第二表面。

16.如权利要求9所述的半导体封装，其中所述框架包含硅。

17.一种半导体封装，包含：

18.如权利要求17所述的半导体封装，其中所述emi屏蔽层包含用金或钯的薄层覆盖的无电镍镀层。

19.如权利要求17所述的半导体封装，其中所述emi屏蔽层通过在所述框架的与所述emi屏蔽层相对的侧面上的所述电气互连耦接到接地。

20.如权利要求17所述的半导体封装，进一步包含设置在所述绝缘层与所述emi屏蔽层之间的铜层，所述铜层包含无电铜种晶层和电解铜镀层。

技术总结
本公开涉及具有集成的电磁干扰(“EMI”)屏蔽件的薄形状因子半导体封装和用于其形成的方法。本文描述的封装可用于形成高密度半导体器件。在某些实施例中，硅基板经激光剥蚀以包括一个或多个空腔和围绕空腔的多个通孔。一个或多个半导体管芯可放置在空腔内并且此后在其上形成绝缘层之后嵌入基板中。多个导电互连形成在通孔内并且可具有再分布到管芯嵌入的基板组件的期望表面的接触点。此后，将EMI屏蔽件镀覆到管芯嵌入的基板组件的表面上并且通过一个或多个导电互连中的至少一者连接到接地。管芯嵌入的基板组件可随后切单和/或与另一半导体器件集成。

技术研发人员：S·文哈弗贝克,陈翰文,朴起伯,C·布赫
受保护的技术使用者：应用材料公司
技术研发日：
技术公布日：2024/1/13