从以蚀刻的柱阵列图案化的一次性基底开始产生独立且无应力外延层的方法与流程

发明领域本发明涉及从一次性基底开始产生独立外延层的方法；本文还公开了通过这样的方法形成的结构，特别是待用作用于制造电气或电子或光电部件的基底的独立外延层。

背景技术：

1、产生用于制造电气或电子或光电部件的基底是微电子技术中非常重要的步骤，因为沉积在基底上的功能性膜(即部件的核心)的质量很大程度上取决于基底的性质。

2、相对于基底具有不同热膨胀系数(热错配(thermal misfit))的材料的外延生长导致在冷却过程期间晶片的有害弯曲或扩展开裂，这是由于膜中累积的热应力，而热应力又是由膜相对于基底的不同的收缩产生的。异质外延仍然非常受欢迎，因为如硅基底的廉价基底为功能性材料的外延相提供起始晶种，这不仅是出于经济原因，而且是因为它是诱导特殊结晶相(例如，si上的立方3c-sic)的最佳方式。需要晶片表面的合适的定向以匹配外延膜的晶体相，或者以使得降低扩展缺陷的密度的方式使膜的生长前沿定向：例如，si(111)可能适合于减少立方3c-sic中的反相域和桩形断层(staking fault)。然而，由于与这种材料的机械性质中的弹性常数和移动扩展缺陷的较低密度的组合相关的原因，这样的定向导致较大的热应力，即使在适度的膜厚度下，也会产生较大的弯曲和扩展开裂。立方3c-sic不能沉积在膜厚度超过1微米的平面si(111)基底上而不产生扩展裂纹。这样小的厚度不适合于任何功率器件制造，这不仅是因为单纯的几何原因，而且还因为膜的顶部功能性部分的质量，特别是对于电气、电子和光电部件感兴趣的部分的质量，通常已知由于相互的缺陷消除而随着膜厚度的增加而改善。

3、在发明人的先前的专利申请(wo2017186810a1，现在在美国以us 10,734,226b2授权公告)和随后的科学论文中，提出了以限定区域的微米柱阵列的基底的图案化可以如何通过利用柱的横向弯曲来适应膜相对于基底的不同的收缩。如果柱的纵横比相对于阵列的横向尺寸定量地定制，导致以弯曲减少并且没有裂纹的方式沉积在柱上的连续的膜贴片(patch)，则这样的顺应性机制是有效的。因此，基底晶片可以被图案化成具有合适的几何形状、柱间距和阵列分隔的若干个分离的阵列，使得整个晶片表面被厚度为10微米-20微米的膜贴片以弯曲减少并且没有裂纹的方式覆盖。例如，在si(111)上的立方3c-sic的情况下，膜贴片(大到500微米)的厚度甚至可以是20微米，弯曲大幅减少并且没有裂纹。这在膜仍然集成在基底上的情况下特别有用，适合于需要sic和si两者的任何应用，例如由si侧的逻辑晶体管连接和驱动的3c-sic中的功率器件。

4、然而，发明人已经考虑到，如果任何独立应用都需要沉积的膜的独立晶片，或者如果需要横向尺寸为几厘米的沉积的膜的独立层，则膜厚度应是几百微米，并且可以设置基底。

5、在最近转让给stmicroelectronics的专利(us 10,153,207)中，这是通过在足够高的温度下在平面的例如si基底上外延生长例如sic膜来实现的，使得基底在生长完成之前熔化。在基底的熔化温度显著低于膜的熔化温度，并且沉积的膜在这样的高温下的生长动力学是合适的情况下，这样的工艺起作用。si上的sic似乎是这种情况。然而，除了基底性质和膜性质的上述限制之外，基底在生长室中的熔化需要基座(susceptor)和另外的系统的特殊设计来捕获熔化的硅。

6、在最近的科学文献中，提供从基底剥离超薄膜的方法(特别是解决多结太阳能电池生产的情况)可以被分为两个主流：一个是在膜和基底之间沉积牺牲层，该牺牲层最终通过湿法蚀刻去除，可能组合另外的工艺条件(参见例如，journal of electronicmaterials，第24卷，第6期，(1995)757-760，和applied physics letters，第111卷，(2017)233509)，另一个是在基底的顶部产生多孔硅层，可能结合热处理，并且最终通过机械作用诸如滚动去除沉积在其上的膜(参见例如，solar energy materials and solar cells第135卷，(2015)113–123，和solar energy materials and solar cells，第203卷，(2019)110108，或joule，第3卷，(2019)1782–1793)。

7、然而，除了方法的复杂性、不同的目的(包括再利用基底)之外，发明人认为它们中没有一个仅仅依赖于不可避免的冷却步骤中热应力的自发作用而没有化学作用，也没有(或几乎没有)机械作用(这将是非常有利的，如下文阐述的)来进行剥离过程。

8、概述

9、因此，对于改进用于产生用于制造电气或电子或光电部件的基底的现有技术方法存在需求。

10、本发明的一般目的是满足这样的需求。

11、由于形成本说明书的完整部分的附随权利要求中阐述的内容，实现了该一般目的和更特定的目的。

12、本发明的第一基本思想是从待设置的基底开始产生独立外延层。

13、本发明的第二基本思想是将不同的半导体材料用于基底和外延层。

14、本发明的第三基本思想是在没有(或大体上没有)机械和/或化学后加工步骤的情况下从基底分离外延层。根据本发明，分离(仅或主要)源自所产生的结构的冷却；特别地，这样的冷却由于所产生的结构的不同部分的不同收缩而诱导破裂。

15、本发明的第四基本思想是在柱(特别是由将基底图案化得到的柱)的阵列上生长外延层。

16、有利地，柱被成形和设定尺寸为使得它们在相同(或约相同)的位置处断裂，特别是在距离其中柱被蚀刻的基底的顶表面相同(或约相同)的深度处断裂。

17、有利地，该产生方法使得沉积的外延层不横向结合(或大体上不横向结合)，使得当柱断裂时，层脱离基底。特别地，这可以以两种方式实现：沉积的层被自由空间包围，或者沉积的层被不粘附到外延层的材料的不同材料的一个或更多个元件包围。

18、附图清单

19、从以下与附随附图一起考虑的详细描述中，本发明将更清楚，在附图中：

20、图1示意性地示出了根据本发明的结构的实施方案在冷却之前和之后的竖直横截面，

21、图2示意性地示出了根据本发明的方法的实施方案的步骤的顺序，

22、图3示意性地示出了根据本发明产生的结构的实施方案的柱，

23、图4示意性地示出了根据本发明产生的结构的实施方案的第一示例性细节的横截面，

24、图5示意性地示出了根据本发明产生的结构的实施方案的第二示例性细节的横截面，

25、图6示意性地示出了根据本发明产生的结构的实施方案的第一示例性晶种的俯视图，

26、图7示意性地示出了根据本发明产生的结构的实施方案的第一示例性贴片的俯视图，

27、图8示意性地示出了根据本发明产生的结构的实施方案的第二示例性晶种的俯视图，以及

28、图9示意性地示出了根据本发明产生的结构的实施方案的第二示例性贴片的俯视图。

29、如可以容易理解的，存在实际实施本发明的多种方式，本发明在其主要有利方面由附随权利要求限定，并且不受以下详细描述或附随附图的限制。

30、详述

31、根据本发明产生的结构基本上包括制造的半导体基底(例如在图1和图2中标记为100的基底)和通过在外延反应器的反应室中进行的高温外延生长工艺在基底的顶部上形成的半导体外延层(例如在图1和图2中标记为200的层)。

32、生长温度取决于多种要素，特别是半导体材料、前体材料、生长压力和外延反应器的类型。例如并且在没有任何限制本发明的目的的情况下，单晶硅可以在1150℃和100kpa外延生长在单晶硅上，单晶六方碳化硅可以在1650℃和10kpa外延生长在单晶六方碳化硅上，并且单晶立方碳化硅可以在1370℃和13kpa外延生长在单晶硅上。

33、一旦高温外延生长工艺完成，从反应室中提取结构并且冷却至例如室温(例如20℃-30℃)。

34、除了高温外延生长工艺之外，根据本发明产生的结构通常经历许多其他加工步骤。

35、图1a示意性地示出了在反应室内部冷却之前根据本发明的结构的实施方案，并且图1b示出了在反应室外部冷却之后的相同结构。

36、在图1中，图案化由例如硅制成的基底100，并且形成多个柱110，并且例如碳化硅的外延层200位于基底100上，特别是位于柱110上；应注意，基底和层两者都在例如右侧继续，并且这由尖的形状表示。

37、根据图1的实施方案，柱110被适当地成形；存在大的顶部部分112(邻近层200)和小的底部部分114；柱110的横截面面积首先从底部部分114移向中间部分116逐渐减小，并且然后从中间部分116移向顶部部分112逐渐增大；因此，在柱110中在该中间部分处存在缩颈(necking)118。

38、在冷却阶段期间，由于两种材料的不同的cte(＝热膨胀系数)，碳化硅的外延层200比硅的基底100收缩得更多；图1b中的白色箭头表示外延层100内部的热应力。由于层200内部的这样的热应力，在柱110内部发展剪切应力。如果柱110(足够)薄，这样的热应力可能导致它们的断裂；在图1b中，所有柱110已经断裂；应注意，柱110在其缩颈118处已经断裂，即在其横截面积最小的地方已经断裂。图1b示出，在断裂之后，柱110的一部分(即它们的上部部分)可以保持连接至层200，并且柱110的一部分(即它们的下部部分)可以保持与基底100成一体。

39、如果所有柱110都断裂，则层200完全脱离基底100。如果很少的柱110没有断裂和/或如果在基底100和层200之间保留任何机械结合部，则可以向基底100和/或层200施加(小的)力或(小的)扭矩，以便使层200脱离基底100。

40、在该阶段，可以设置图1b中的基底100(包括柱110的任何部分)，并且图1b中的层200(包括柱110的任何部分)是独立外延层(如果层的厚度足够高，例如50微米-500微米，优选地150微米-300微米)，并且可以用作用于制造电气或电子或光电部件的基底，或者用作用于进一步外延生长的基底。

41、应注意，在层200与基底100分离之后，特别是如果柱110的顶部保持连接至层200，则可能是有利的是研磨层200的背侧使得独立外延层在两侧是平坦的。

42、应注意，根据图1的实施方案，由于冷却，外延层比基底收缩得更多。然而，可选择地，根据本发明，很可能基底比外延层收缩得更多。发生什么取决于基底的材料的cte和层的材料的cte。

43、下面借助于图2描述得到图1a的结构的可能的工艺。

44、该工艺的起点是由单晶硅制成的基底100，如图2a中示出的。

45、基底100被适当地掩膜以便被蚀刻；图2a示出了基底100，其中多个掩膜元件150放置在基底100的平坦的上表面的顶部上。

46、然后，进行第一蚀刻步骤，并且产生多个深且窄的竖直凹槽122，如图2c中示出的；这可以被称为“竖直”蚀刻步骤。以这种方式，在基底100的上部部分形成竖直柱状物(column)的阵列。这样的第一蚀刻步骤可以通过干法蚀刻工艺，例如bosch工艺或cryo工艺(专家熟知的)来进行。

47、然后，进行第二蚀刻步骤，并且扩大凹槽122，产生许多深且成形的竖直凹槽124，如图2d中示出的。以这种方式，将柱状物的阵列转变成图1a中示出的彼此横向间隔开的柱110的阵列。这样的第二蚀刻步骤可以通过各向同性干法蚀刻工艺或湿法蚀刻工艺(专家熟知的)来进行。

48、然后，例如通过第三蚀刻步骤从柱110的顶部部分去除掩膜元件150，如图2e中示出的，在柱110的顶部留下平坦且光滑的“准备好外延的(epi-ready)”表面119；如已知的，“准备好外延的”意味着为随后的形成单晶材料的外延做好准备。这样的第三蚀刻步骤可以通过干法蚀刻工艺或湿法蚀刻工艺(专家熟知的)进行，并且可以包括表面氧化和氧化物湿法剥离。

49、在该阶段，在高温进行碳化硅的外延沉积工艺。为此，例如将图2e中示出的结构引入外延反应器的反应室中。

50、在下文中，为了简单的示例性解释，外延沉积工艺被分成三个连续的沉积子步骤；然而，这不应被解释为对本发明的限制；实际上，如专家已知的，真正的沉积步骤(对应于上文阐述的步骤b)相当复杂，并且通过许多子步骤进行。图2f、图2g和图2h可以对应于单个沉积步骤b的不同时刻。

51、在第一沉积子步骤之后，在柱110的每个表面119上形成碳化硅的单晶晶种210，如图2f中示出的。晶种210彼此横向间隔开。在该第一沉积期间，可以假设生长主要在竖直方向上。

52、在第二沉积子步骤之后，晶种210既竖直地生长又横向地生长，使得形成碳化硅的相邻晶种220的阵列，如图2g中示出的——刚刚开始将多个晶种合并成单个贴片。

53、在第三沉积子步骤之后，在柱110上形成碳化硅的(适当厚的)层200，如图2h中示出的。

54、在该阶段，可以从外延反应器的反应室中提取结构；通常，该结构在提取时可能仍然是相对热的。

55、通常，用于产生根据本发明的独立外延层的方法基于使用具有不同cte的两种不同的半导体材料。

56、根据本发明的实施方案，基底可以属于例如包括si、ge或sige的第一家族(其允许容易的图案化)，或者包括gaas、gap、znse、zns、sic、gan的第二家族，或者第三家族(即氧化物)zno、al2o3、mgalo4。

57、根据本发明的实施方案，外延层可以包括例如si、ge、gan(六方和立方)和sic(六方和立方)，它们作为用于例如电力电子学和/或光电子学的半导体材料是有吸引力的。

58、通常，用于产生根据本发明的独立外延层的方法包括以下步骤(可以非限制性地参考图1和图2)：

59、a)(特别参见图2)通过蚀刻工艺将第一半导体材料的基底(100)图案化，以形成柱(110)的阵列，柱(110)适当地彼此横向间隔开并且具有大于底部部分(114)和/或中间部分(116)的顶部部分(112)，

60、b)(特别参见图2)在生长温度下在柱(110)的顶部上沉积第二半导体材料，以形成由第二半导体材料的竖直生长和横向生长产生的外延层(200)，以及

61、c)(特别参见图1)通过将基底(100)和外延层(200)冷却至低于生长温度来诱导柱(110)的断裂。

62、柱的顶部部分优选地相当大，以便成为后续沉积的良好起点；不仅如此，柱的顶部部分应使得允许单晶材料的后续生长(特别是平坦且光滑的)。底部部分和/或中间部分优选地相当窄，以便相对容易地断裂。关于柱的形状和尺寸的更多细节将在之后提供；通常，柱是相同的或非常相似的。

63、如何在步骤b控制竖直生长和横向生长之间的比例是本领域技术人员已知的；通常，这通过控制沉积条件来实现。

64、步骤b可以包括一个或两个或更多个连续的沉积步骤。

65、尽管在步骤c中，通常可以将结构冷却至室温，但这不是绝对必要的。在步骤c之后的其他加工步骤可以使得优选地将温度仅降低至例如生长温度的10％-40％，条件是柱(优选地所有或大部分柱，例如大于80％-90％)断裂。

66、如从图1和图2的实施方案的描述中已经明显的，通过基底的多步蚀刻工艺产生柱是有利的。

67、这样的多步蚀刻工艺可以包括至少两个干法蚀刻步骤，以便适当地使柱成形，特别是以便在柱的中间部分形成缩颈(图1中的118)；缩颈被布置成根据步骤c在热应力下破裂。优选地，缩颈形成在距离基底的顶表面相同(或约相同)的深度处，使得柱在相同(或约相同)的位置处断裂。

68、这样的多步蚀刻工艺可以包括湿法蚀刻步骤，以便在柱的顶部部分(图1中的112)处形成准备好外延的表面(图2中的119)。

69、根据本发明的方法的步骤被设计成使得通常在步骤b沉积的外延层仅在对应于柱的阵列的区域中扩展。应注意，由于例如横向生长，外延层的区域可能不精确对应于柱的阵列所占据的区域。

70、现在将参考图3，其中有三个柱300，柱300对应于图1和图2中的柱110。柱的横截面的形状将在之后考虑；为了简单起见，现在假设它是圆形的。

71、柱300可以被认为具有“t形”几何形状，其中宽的顶部302由窄的杆304支撑；中间部分(图1a中的116)位于顶部302和杆304之间，并且在柱中在该中间部分处存在缩颈；实际上，在顶部部分(图1a中的112)和底部部分(图1a中的114)之间存在多个中间部分306。特别地，杆304的横截面积从底部到该中间部分逐渐减小，并且顶部302的横截面积从该中间部分到顶部逐渐增大。

72、顶部部分的尺寸312可以例如在从3微米至20微米的范围内，优选地在从5微米至10微米的范围内。

73、两个连续的柱的顶部部分之间的距离的尺寸314可以例如在从1微米至5微米的范围内，优选地在从1.5微米至3微米的范围内。

74、在缩颈处的中间部分的尺寸322可以例如在从0.2微米至2微米的范围内，优选地在从0.7微米至1.5微米的范围内。

75、底部部分的尺寸332可以例如在从1.5微米至5微米的范围内，优选地在从2微米至3.5微米的范围内。

76、顶部302的高度的尺寸342可以例如在从1微米至10微米的范围内，优选地在从1.2微米至5微米的范围内。

77、杆304的高度的尺寸344可以例如在从7微米至30微米的范围内，优选地在从9微米至15微米的范围内。

78、因此，柱的高度可以例如在从8微米至40微米的范围内，优选地在从10微米至20微米的范围内。

79、因此，两个连续的柱的竖直轴线之间的距离334可以例如在从2.5微米至15微米的范围内，优选地在从4微米至8微米的范围内。

80、柱的横截面的形状可以是例如正方形(参见例如图8)、矩形、五边形、六边形(参见例如图6)、圆形或椭圆形。通常，柱沿其长度保持相同的形状或近似相同的形状，但优选地改变其横截面积。

81、在上文的描述中，已经假设外延层不横向结合(或大体上不横向结合)，使得当柱断裂时，层脱离基底。

82、根据参考图4可以更好地理解的第一可能性，沟槽(图4中的400)在基底中形成为围绕柱(图4中的110)的阵列，使得外延层(图4中的200)是横向未结合的。通常，沟槽都围绕柱的阵列。例如，在步骤b期间，半导体材料不仅沉积在柱上，而且沉积在柱周围(参见图4中的标记230)和沟槽内部(参见图4中的标记240)；然而，由于沟槽的深度，空隙保留在外延层(图4中的200)周围。

83、根据参考图5可以更好地理解的第二可能性，第三材料的框架(图5中的500)在基底(图5中的100)上形成为围绕柱(图5中的110)的阵列，使得外延层(图5中的200)松散地横向结合至框架(图5中的500)。通常，框架都围绕柱的阵列。如果层的材料是单晶碳化硅，则框架的材料(不同于层的材料)可以是例如无定形或多晶碳化硅。例如，在步骤b期间，半导体材料不仅沉积在柱上，而且沉积在柱周围(参见图4中的标记500)。根据图5的实施方案，沉积的物质(例如碳化硅)是相同的，但生长的材料是不同的；这是由于例如在围绕柱的阵列的框架之前形成的例如氮化硅或氧化硅的层450。

84、图6示出了实施方案，其中柱的横截面的形状是六边形；特别地，标记600对应于柱上尚未合并在一起以形成贴片或层的非常薄(例如小于1微米)的晶种(参见例如图2f)。连续的晶种之间的距离602可以在从1微米至5微米的范围内，优选地在从1.5微米至3微米的范围内。

85、图8示出了实施方案，其中柱的横截面的形状是正方形；特别地，标记800对应于柱上尚未合并在一起以形成贴片或层的非常薄(例如小于1微米)的晶种(参见例如图2f)。连续的晶种之间的距离802可以在从1微米至5微米的范围内，优选地在从1.5微米至3微米的范围内。

86、图6和图8之间在概念上的相似性是明显的。

87、图6和图8示出了实施方案，其中在步骤a中在基底中形成一组不同且分离的柱的阵列，以便在步骤b中形成对应的一组外延层贴片(分别参见图7和图9，图7中每个贴片被标记为700，图9中每个贴片被标记为900)。图6示出了三组柱610、620和630；它们的横向间距大于晶种；这样的距离604可以在从3微米至10微米的范围内，优选地在从5微米至8微米的范围内。图8示出了四组柱810、820、830和840；它们的横向间距大于晶种；这样的距离804可以在从3微米至10微米的范围内，优选地在从5微米至8微米的范围内。不应排除长得多的距离，特别是如果这些贴片被认为是分离的独立外延层。

88、这些贴片中的每一个(例如图7中的700和图9中的900)可以是独立外延层，并且可以用作用于制造电气或电子或光电部件的基底；在这种情况下，它们的尺寸应是相对大的，例如贴片700的尺寸702和贴片900的尺寸902可以在从100微米至1000微米的范围内(例如对应于单个电气或电子或光电部件的尺寸)。然而，处理小的贴片可能是困难的；因此，为了处理的目的，可以增大上文提及的尺寸。

89、图7和图9之间在概念上的相似性是明显的。

90、贴片(例如图7中的贴片700和图9中的贴片900)可以用作用于形成较大外延层的起始构建块或起始部件；在这种情况下，它们的尺寸应是相对小的，例如贴片700的尺寸702和贴片900的尺寸902可以小于几百微米。

91、在这种情况下，通过第一步骤b形成一组连续的薄贴片，如图7和图9中示出的(这样的贴片的厚度可以是相对小的，例如在5微米-50微米的范围内，因为它们不需要是“独立的”)；然后，可以使用第一步骤c来使每个贴片的大部分柱断裂。之后，进行第二步骤b，以便合并贴片并且生长厚(例如在50微米-500微米的范围内，优选地在150微米-300微米的范围内)且宽(例如在从1.000微米至10.000微米的范围内，但达到约整个晶片的尺寸，或者例如约到整个晶片的1/2或1/3或1/4或1/5)的独立外延层。最后，可以使用第二步骤c来使残余的柱断裂。

92、如已经阐述的，独立外延层可以通过本发明的方法形成，并且被布置以用作用于制造电气或电子或光电部件的基底，或者用作用于进一步外延生长的基底。这样的层可以被认为是本发明的方法的最终产品。

93、通常，独立外延层可以具有几乎达到起始一次性基底的尺寸的任何尺寸(其必须略微更小)和任何形状(特别是圆形或正方形)。

94、应注意，例如，如果在步骤a之后立刻停止本发明的方法或在步骤b之后立刻停止本发明的方法或在步骤c之后立刻停止本发明的方法(特别是如果外延层没有与一次性基底完全分离)，则本发明的方法形成中间产品。

技术实现思路