半导体结构的制作方法

1.本发明实施例涉及一种半导体结构及其制造方法，特别是有关于具有垂直导电石墨烯的半导体结构及用于形成该结构的方法。


背景技术：

2.半导体集成电路(ic)产业在过去数十年经历巨大的成长并且仍在蓬勃发展中。随着ic设计飞速的进步，新一代的ic具有更小且更复杂的电路。镶嵌制程，例如单镶嵌或双镶嵌，是用以形成后段制程(back-end-of-line,beol)互连结构的其中一种技术。互连结构在新一代ic的缩小化及电气性能上扮演重要的角色。因此，产业对于互连结构的发展十分关注。


技术实现要素：

3.根据本发明之一实施例，是特地提出一种半导体结构，其包括：基板；介电层，其设置于所述基板上，且具有垂直于所述基板的内侧面；以及石墨烯导电结构，其形成于所述介电层中并且具有至少一石墨烯层，所述石墨烯层在平行所述介电层的内侧面的方向延伸。
4.根据本发明之一实施例，是特地提出一种半导体结构，其包括：第一介电层；导电层，其形成于所述第一介电层中，所述导电层包括金属、石墨烯，或是其一组合；第二介电层，其设置于所述第一介电层上；以及石墨烯导电结构，其形成于所述第二介电层中，且具有至少一石墨烯层，所述石墨烯层是在垂直所述第一介电层的方向延伸，所述石墨烯导电结构和所述导电层电连接。
5.根据本发明之一实施例，是特地提出一种制造半导体结构的方法，所述方法包括：在基板上形成介电层；在所述介电层中形成互连通道，所述互连通道由所述介电层的一内侧面所定义，所述内侧面垂直于所述基板；以及在所述互连通道中形成石墨烯导电结构，所述石墨烯导电结构具有至少一石墨烯层，所述石墨烯层在平行所述介电层的所述内侧面的方向延伸。
附图说明
6.从以下的详细说明并配合附图阅读，本揭露内容的各方面可最佳地被理解。应注意的是，根据产业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清楚，各种特征的尺寸可任意增大或减小。
7.图1例示根据一些实施例的制造一半导体结构的流程图。
8.图2至图6例示根据一些实施例的半导体结构形成的各阶段的示意图。
9.图7是根据一些实施例的半导体结构的局部放大图，其取自图6。
10.图8是显示根据一些实施例的半导体结构的石墨烯层的示意图。
11.图9至图12例示根据一些实施例的半导体结构形成的各阶段的示意图。
12.图13至图19例示根据一些实施例的半导体结构形成的各阶段的示意图。
13.图20为一例示根据一些实施例的半导体结构的掺杂/嵌入示意图。
14.图21至图27例示根据一些实施例的半导体结构形成的各阶段的示意图。
15.图28为一根据一些实施例的半导体结构的俯视图。
16.图29及图30显示根据一些实施例的半导体结构。
17.图31例示根据一些实施例的制造半导体结构的制程。
具体实施方式
18.较佳实施例的详细说明
19.以下揭露内容提供许多不同实施例或范例，用于实现本发明的不同特征。以下描述组件及其配置的特定实施例以简化本揭露内容。当然，这些仅为范例且非意欲作为限制。举例来说，在以下描述中，一第一特征件形成于一第二特征件之上或上方，即表示其可能包含上述第一特征件与上述第二特征见是直接接触的实施例，也可能包含了有附加特征件形成于上述第一特征件与上述第二特征件之间，而使上述第一特征件与第二特征件可未直接接触的实施例。此外，本揭露内容可于各种范例中重复参考编号和/或字母。此重复是为求简单明确，并非其本身代表所讨论的各种实施例及/或配置之间的关系。
20.此外，在此可使用空间相对术语，例如「在下方」、「在下面」、「下部」、「在上方」、「上部」及类似术语，以便于描述附图中阐明的一个组件或特征件与另一个(些)组件或特征件之间的关系。除附图中所描绘的方位外，空间相对术语意欲囊括器件在使用或操作中的不同的方位。器件可以其他方式被定向(旋转90度或其他方位)，此处所使用的空间相对术语可同样相应地进行解释。
21.根据一些实施例，形成互连图案的一些方法涉及图案化一介电层，以定义所欲的互连通道(例如：贯孔或沟槽)，接着使用沉积技术来填补互连通道，如化学气相沉积(cvd)、原子层沉积(ald)、物理气相沉积(pvd)、回流物理气相沉积(reflow pvd)、pvd及电镀法(electrochemical plating,ecp)的结合，或其类似技术。图31是显示制造一半导体结构的一替代方式的流程。首先，在一基板22上形成一横向石墨烯层60。在一些实施例中，该横向石墨烯层60具有堆叠的石墨烯片(未显示)，各石墨烯片是在一平行该基板22的一顶面的方向延伸。接着，该横向石墨烯层60被图案化成数个分离的石墨烯部分61，以使得所述石墨烯部分61形成一图案。接着，沉积一介电层30以填补所述石墨烯部分61间的空隙并覆盖所述石墨烯部分61。
22.图2至图6是根据一些实施例的一半导体结构形成过程的中间步骤示意图。对应的制程也反映在如图1所示的流程图200中。
23.如图2所示，提供一基板22。此制程在如图1所示的流程图200中示为制程202。在一些实施例中，该基板22可为一半导体基板，例如一元素半导体或一化合物半导体。一元素半导体是由单种原子所构成，例如在周期表第14族中的硅(si)或锗(ge)。一化合物半导体是由两种或多种的元素所组成，例如碳化硅(sic)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)、锑化铟(insb)、硅锗(sige)、磷砷化镓(gaasp)、砷铟化铝(alinas)、砷化铝镓(algaas)、砷化铟镓(gainas)、磷化铟镓(gainp)、磷砷化铟镓(gainasp)，或其等的类似物。该化合物半导体可具有一梯度特征，即，在该化合物半导体中，其组成由一位置的一比例改变成另一位置的另一比例。该化合物半导体可形成在一硅基板上方。该化合物
半导体可为应变(strained)的。在一些实施例中，该基板22可包括一多层化合物半导体结构。或者，该基板22可包括一非半导体材料，例如玻璃、熔融石英或氟化钙。再者，在一些实施例中，该基板22可为一绝缘层上半导体(soi)(例如绝缘体上硅锗(sgoi))。一般来说，一soi基板包括一层半导体材料，例如磊晶硅(si)、锗(ge)、硅锗(sige)，或其等的各种组合。该基板22可如本领域中已知的被一p型掺杂物掺杂，例如硼(b)、铝(al)、镓(ga)，或其等的类似物，或被一n型掺杂物掺杂。在一些实施例中，该基板22可包括一经掺杂的磊晶层。浅沟槽隔离(shallow trench isolation,sti)区域(未显示)可形成于该基板22中，以隔绝基板22中的有源区(其一被示意性地显示于图2，并以数字24标示)，例如一集成电路装置(未显示)的一源极区或一漏极区。在一些实施例中，基于实际应用，该集成电路装置可包括晶体管(例如，场效晶体管(fets)、互补金属氧化物半导体(cmos)晶体管、平面或垂直的多栅极晶体管(例如finfet装置)、环绕式栅极(gate-all-around,gaa)装置等等)、电阻器、电容器、二极管、互连结构(interconnections)，或其类似物。此外，穿孔(through-vias)(未显示)可形成以延伸入该基板22，以和该基板22相对侧上的特征件电连接。
24.根据一些实施例，一介电层26形成于该基板22上方，且一接触特征件28形成于该介电层26中，并电连接至该有源区24。
25.在提供该基板22之后，一蚀刻终止层29形成于该基板22上。在一些实施例中，该蚀刻终止层29是形成于该介电层26上。此制程在图1所示的流程图200中示为制程204。在一些实施例中，该蚀刻终止层29可由选自金属氮化物、金属氧化物、金属碳化物、氮化硅(silicon nitride)、硅氧化物(silicon oxide)、碳化硅(silicon carbide)，及其等的各种组合的材料所制成。在一些实施例中，该金属可选自铝(a1)、锆(zr)、钇(y)、铪(hf)、锌(zn)，及其等的各种组合。在一些实施例中，该蚀刻终止层29可使用一合适的技术来形成，例如，cvd、等离子体加强cvd(pecvd)、ald、旋转涂布、无电电镀，或其类似技术。
26.在形成该蚀刻终止层29后，一介电层30是形成于该蚀刻终止层29上。此制程在图1所示的流程图200中示为制程206。根据一些实施例，该介电层30可为一低介电常数层间介电(lk ild)层，例如一金属前介电(pmd)层或一金属间介电(imd)层。在一些实施例中，该介电层30包括未掺杂的硅酸盐玻璃(usg)、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、经硼掺杂的磷硅酸盐玻璃(bpsg)、经氟掺杂的硅酸盐玻璃(fluorine-doped silicate glass,fsg)、二氧化硅(sio2)、sioc基材料，或其他适合的极低介电常数(elk)或超低介电常数(ulk)材料。在一些实施例中，二氧化硅可由四乙基硅氧烷(tetraethyl orthosilicate,teos)形成。在一些实施例中，该介电层30可使用旋转涂布、cvd(例如流动式cvd、pecvd、低压cvd(lpcvd)等等)，或其类似方法形成。在一些实施例中，该介电层30可包括一抗反射层(未显示)，例如一无氮抗反射涂层(nitrogen-free anti-reflective coating,nfarc)，其用以防止接下来光蚀刻制程所使用的辐射自下层反射并干扰曝光程序。nfarc可包括一材料，如富含硅的氧化物(silicon-rich oxide,sro)或是碳化硅氧(silicon oxygen carbide)(即，经碳掺杂的硅氧化物)。nfarc可由cvd或其类似方法形成。
27.参阅图3，在该介电层30形成之后，以一蚀刻制程图案化该介电层30和该蚀刻终止层29，以在该介电层30中形成一互连通道31。在一些实施例中，该接触特征件28的一顶表面281自该互连通道31露出。此制程在如图1所示的流程图200中示为制程208。该蚀刻制程可包括一干蚀刻制程，其包括形成一图案化的掩模层(未显示)，如一图案化的光阻层，接着使
用该图案化的掩模层作为光罩，蚀刻该介电层30及该蚀刻终止层29。
28.根据一些实施例，该互连通道31由该介电层30的一内侧面302所定义，且该互连通道31为一延伸穿过该介电层30及该蚀刻终止层29的贯孔32，且其可由一单镶嵌制程形成。该互连通道31的一开口具有一宽度(w)，且该互连通道31具有一高度(h)。该互连通道31的高宽比值被定义为h/w。在一些实施例中，该互连通道31的开口的宽度(w)可介于约1.5nm至约15nm之间。在一些实施例中，该互连通道31可由一单镶嵌制程制成，且该互连通道31的开口宽度(w)介于约4nm至约15nm之间。在一些实施例中，该互连通道31的高宽比值小于约5。
29.图4例示于该介电层30上形成一金属层41。此制程在图1所示的流程图200中示为制程210。根据一些实施例，该金属层41覆盖该介电层30的一顶表面301、该介电层30的内侧面302，且自该互连通道31暴露出该接触特征件28的顶表面281。在一些实施例中，该金属层41可由pvd、cvd、ald、无电沉积(eld)，或其类似方法形成。在一些实施例中，该金属层41可包括co、ni、ru、rh、pd、re、cu、ag、ir、pt、au，或其等的各种组合。在替代性实施例中，该金属层41可包括ti、hf、ta、w，或其等的各种组合。在一些实施例中，该金属层41可具有一厚度，其介于约0.3nm至约2nm之间。
30.图5例示蚀刻掉部分金属层41的制程。此制程在图1所示的流程图200中示为制程212。根据一些实施例，移除任何不形成于该介电层30的内侧面302上的部分金属层41。换句话说，形成于该介电层30的顶表面301上的部分金属层41及形成于该接触特征件28的顶表面281上的部分该金属层41皆被移除。形成于该介电层30的内侧面302上的金属被保留。在一些实施例中，该蚀刻制程可使用定向干蚀刻(directional dry etching)，例如等离子体反应蚀刻(plasma reactive etching)、原子层蚀刻、离子束蚀刻、电子束蚀刻、等离子体物理撞击(plasma physical bombardment)，或其类似方法进行。在一些实施例中，等离子体反应蚀刻可使用含有h2、o2、n2、f2、cl2、c
xfy
、nf3、sif4、sicl4、bcl3，或其类似物的反应气体。在一些实施例中，原子层蚀刻可使用含有f2、cl2、br2、h2、hf、hcl、bcl3、ch3oh、hcooh、乙酰丙酮、六氟乙酰丙酮，或其类似物的反应气体。在一些实施例中，等离子体物理撞击可使用含有h2、he、ar、n2、xe，或其类似物的反应气体。该蚀刻制程可涉及垂直指向该介电层30的一定向蚀刻。
31.参阅图6及图5，进行一制程，以在该金属层41上形成一石墨烯导电结构42，以填补该互连通道31。此制程在图1所示的流程图200中绘示为制程214。根据一些实施例，该石墨烯导电结构42可使用pecvd并结合下述其一方式而沉积，下述其一方式为射频(rf)等离子体、直流等离子体、电感耦合等离子体(icp)、微波(mw)等离子体、电子回旋共振(ecr)等离子体，或其类似物。在其他替代实施例中，石墨烯导电结构42可通过使用热cvd(thermal cvd)来沉积。在一些实施例中，该沉积制程的温度可介于约室温至约1000℃之间。在一些实施例中，该石墨烯沉积制程为pecvd，以使得沉积得以在一低于约400℃的温度下发生，借此最小化高温对该基板22中的集成电路装置的影响。在一些实施例中，沉积该石墨烯导电结构42的前驱物可包括co、ch4、c2h2、cf4、c2f6、chf3、苯、其等的衍生物，或其等的类似物。在一些实施例中，该金属层41可作为用于形成石墨烯导电结构42的催化剂。
32.图7为取自图6的虚线圆圈的一局部放大图。图7中所绘示的部分包括该介电层30、形成在介电层30的内侧面302上的金属层41及石墨烯导电结构42。在一些实施例中，该石墨烯导电结构42包括数个石墨烯层43，该石墨烯层43以逐层方式(layer-by-layer manner)
形成于该金属层41上直到该互连通道31被该石墨烯导电结构42完全填满(见图5)而不会遭遇如在金属沉积制程中在该石墨烯导电结构42中留下孔隙的状况。各石墨烯层43在一平行于该介电层30的内侧面302的方向(d)(例如一些实施例中的垂直方向)延伸。各石墨烯层43可由数个排列成蜂巢图案(换句话说，六边形)的碳原子所组成，该蜂巢图案在该方向(d)延伸且平行该介电层30的内侧面302。一石墨烯层43是例示于图8，其中蜂巢形状的碳层在该方向(d)延伸且平行于该介电层30的内侧面302。
33.图9是例示图3所述的结构的替代结构，且例示如图1所示的流程图200中的制程204、206、208。根据一些实施例，另一蚀刻终止层35及另一介电层36可形成在该介电层30上。该介电层30及该蚀刻终止层29被图案化以形成该贯孔32，接着该介电层36及该蚀刻终止层35被图案化以形成一沟槽33。换句话说，该互连通道31包括贯孔32以及沟槽33，该沟槽33与贯孔32在空间上相连通，且沟槽33具有一宽度大于该贯孔32的宽度。在一些实施例中，贯孔32及沟槽33的组合可由双镶嵌制程或两次分开的单镶嵌制程而形成。该互连通道31的贯孔32及沟槽33是被该内侧面302所定义。在一些实施例中，该内侧面302是由介电层36、蚀刻终止层35、介电层30及蚀刻终止层29所定义。在一些实施例中，该内侧面302呈一阶梯状，且具有一定义该贯孔32的第一垂直部分341、一定义该沟槽33的第二垂直部分342及一水平部分343，该水平部分343将第一垂直部分341及第二垂直部分342互连在一起。在一些实施例中，该互连通道31开口的宽度(w)是定义为沟槽33开口的宽度，而该互连通道31的高度(h)是定义为该贯孔32与该沟槽33合并的高度。在一些实施例中，该沟槽33开口的宽度(w)介于约1.5nm至约15nm之间。在一些实施例中，该沟槽33开口的宽度(w)介于约4nm至约15nm之间。在一些实施例中，该互连通道31的高宽比值(h/w)小于约10。
34.图10例示图4所述的结构的替代结构，且例示如图1所示的流程图200中的制程210。根据一些实施例，金属层41形成在介电层36上，且覆盖介电层36的顶表面361、内侧面302、以及自互连通道31的贯孔32与沟槽33露出的接触特征件28的顶表面281。在一些实施例中，该金属层41可由pvd、cvd、ald、eld，或其类似方法形成。在一些实施例中，该金属层41可包括co、ni、ru、rh、pd、re、cu、ag、ir、pt、au，或其等的各种组合。在其他替代实施例中，该金属层41可包括ti、hf、ta、w，或其等的各种组合。在一些实施例中，该金属层41可具有一介于约0.3nm至约2nm之间的厚度。
35.图11例示一图5所述的结构的替代结构，且例示如图1所示的流程图200中的制程212。根据一些实施例，形成在该介电层36的顶表面361上、在该内侧面302的水平部分343上及在该接触特征件28的顶表面281上的部分金属层41皆被移除。形成在该内侧面302的第一垂直部分341上及第二垂直部分342上的部分金属层41被保留。该蚀刻过程可使用定向干蚀刻，例如等离子体反应蚀刻、原子层蚀刻、离子束蚀刻、电子束蚀刻、等离子体物理撞击，或其类似方法进行。在一些实施例中，等离子体反应蚀刻可使用含有h2、o2、n2、f2、cl2、c
xfy
、nf3、sif4、sicl4、bcl3，或其等类似物的反应气体。在一些实施例中，原子层蚀刻可使用含有f2、cl2、br2、h2、hf、hcl、bcl3、ch3oh、hcooh、乙酰丙酮、六氟乙酰丙酮，或其等类似物的反应气体。在一些实施例中，等离子体物理撞击可使用含有h2、he、ar、n2、xe，或其等类似物的反应气体。该蚀刻制程可涉及垂直指向该介电层30的定向蚀刻。
36.图12例示一图6所述的结构的替代结构，且进行一制程(即，如图1所示的流程图200中的制程214)，以在该金属层41上形成石墨烯导电结构42，以填补该互连通道31的贯孔
32与沟槽33(见图11)。根据一些实施例，该石墨烯导电结构42可使用pecvd并结合下述其一方式而沉积，下述其一方式为rf等离子体、dc等离子体、icp、mw等离子体、ecr等离子体，或其等的类似物。在其他替代实施例中，石墨烯导电结构42可通过使用热cvd来沉积。在一些实施例中，该沉积制程的温度可介于约室温至约1000℃之间。在一些实施例中，该石墨烯沉积制程为等离子体加强的制程，其使得沉积得以在一低于约400℃的温度发生，借此最小化高温对该基板22中的集成电路装置(未显示)的影响。在一些实施例中，用于沉积该石墨烯导电结构42的前驱物可包括co、ch4、c2h2、cf4、c2f6、chf3、苯、其等的衍生物，或其等的类似物。
37.图13例示一图9所述的结构的替代结构，且例示如图1所示的流程图200中的制程208。根据一些实施例，该介电层36、该蚀刻终止层35、该介电层30及该蚀刻终止层29皆被图案化以形成该互连通道31，该互连通道31包括该贯孔32及沟槽33，该沟槽33和该贯孔32在空间上相连通，且沟槽33具有一宽度其大于该贯孔32的宽度。贯孔32与沟槽33的组合可由一双镶嵌制程或两个分开的单镶嵌制程形成。该互连通道31的贯孔32与沟槽33皆被该内侧面302所定义。在一些实施例中，该宽度(w)是定义为该沟槽33开口的宽度，而高度(h)是定义为该贯孔32与该沟槽33合并的高度。在一些实施例中，该沟槽33开口的宽度(w)大于约15nm。在一些实施例中，该互连通道31的高宽比值(h/w)小于约10。
38.图14例示图10所述的结构的替代品，且例示如图1所示的流程图200中的制程210。根据一些实施例，该金属层41形成在该介电层36上，且覆盖该介电层36的顶表面361、该内侧面302、以及自互连通道31的贯孔32与沟槽33露出的接触特征件28的顶表面281。在一些实施例中，该金属层41可由pvd、cvd、ald、eld，或其类似方法形成。在一些实施例中，该金属层41可包括co、ni、ru、rh、pd、re、cu、ag、ir、pt、au，或其等的各种组合。在其他替代实施例中，该金属层41可包括ti、hf、ta、w，或其等的各种组合。在一些实施例中，该金属层41可具有一介于约0.3nm至约2nm之间的厚度。
39.图15例示一图11所述的结构的替代品，且例示如图1所示的流程图200中的制程212。根据一些实施例，形成在该介电层36顶表面361上、形成在该内侧面302的水平部分343上及形成在该自互连通道31的贯孔32及沟槽33露出的接触特征件28的顶表面281上的部分金属层41皆被移除。形成在该内侧面302的第一垂直部分341上及第二垂直部分342上的部分金属层41被保留。该蚀刻过程可使用定向干蚀刻，例如等离子体反应蚀刻、原子层蚀刻、离子束蚀刻、电子束蚀刻、等离子体物理撞击，或其类似方法进行。在一些实施例中，等离子体反应蚀刻可使用含有h2、o2、n2、f2、cl2、c
xfy
、nf3、sif4、sicl4、bcl3，或其等类似物的反应气体。在一些实施例中，原子层蚀刻可使用含有f2、cl2、br2、h2、hf、hcl、bcl3、ch3oh、hcooh、乙酰丙酮、六氟乙酰丙酮，或其等类似物的反应气体。在一些实施例中，等离子体物理撞击可使用含有h2、he、ar、n2、xe，或其等类似物的反应气体。该蚀刻制程可涉及垂直指向该介电层30的一定向蚀刻。
40.图16例示一图12所述的结构的替代结构，且例示如图1所示的流程图200中的制程214。根据一些实施例，该过程214被进行以在该金属层41上形成该石墨烯导电结构42，其中该贯孔32(见图15)被该石墨烯导电结构42完全填满且该沟槽33(见图15)被该石墨烯导电结构42部分填满，而于该石墨烯导电结构42中留有一空隙(g)。根据一些实施例，该石墨烯导电结构42可使用pecvd并结合下述其一方式而沉积，下述其一方式为rf等离子体、dc等离
子体、icp、mw等离子体、ecr等离子体，或其等类似物。在其他替代实施例中，石墨烯导电结构42可通过使用热cvd来沉积。在一些实施例中，该沉积制程的温度可介于约室温至约1000℃之间。在一些实施例中，该石墨烯沉积制程为等离子体加强的制程，其使得沉积得以在一低于约400℃的温度发生，借此最小化高温对该基板22中的集成电路装置(未显示)的影响。在一些实施例中，用于沉积该石墨烯导电结构42的前驱物可包括co、ch4、c2h2、cf4、c2f6、chf3、苯、其等的衍生物，或其等的类似物。
41.根据一些实施例，如图20所例示，一嵌入材料50可被掺杂入或是嵌入该石墨烯导电结构42中，以使得该石墨烯导电结构的导电性可被加强。此制程在图1所示的流程图200中示为制程216。该掺杂或嵌入制程可包括气相扩散、cvd、pecvd、液相浸没、注入(implantation)，或其类似方法。该嵌入材料50的部分范例可包括四乙烯戊胺(tetraethylenepentamine,tepa)、二伸乙三胺(diethylenetriamine,deta)、邻苯二胺(o-phenylenediame,opd)、1,2,4-三唑(1,2,4-triazole)、三缩四乙二醇(tetraethylene glycol,teg)、苯酚(phenol)、苯二酚(catechol)、三氟苯(trifluorobenzene)、六氟苯(hexafluorobenzene,hfb)，或其等的类似物。或者，该嵌入材料50可为但不限于：fecl3、mocl5、aucl3、alcl3、asf5、sbf5、hno3、cucl2、sbcl5、aucl5、nicl2、cs-c2h4、nh3、znmg、br2、cl2、h2so4、其等的衍伸物，或其等的类似物。在一些实施例中，该嵌入材料50可包括金属，诸如li、k、cs、na，或其等的类似物，或其等的离子。在一些实施例中，该嵌入材料50可包括聚合物或寡聚物，例如聚甲基丙烯酸甲酯(polymethyl methacrylate,pmma)、聚苯乙烯(polystyrene,ps)、聚己内酰胺(polycaprolactam,pa6)，或其等的类似物。在一些实施例中，该掺杂/嵌入制程是在一低于约400℃的温度下进行。在一些实施例中，掺杂/嵌入该嵌入材料50的方向大致平行该石墨烯导电结构42的石墨烯层43的延伸方向(d)，借此使该嵌入材料50得以有效地掺杂或嵌入该石墨烯导电结构42中。
42.图17例示在该介电层36上形成一障壁/衬垫层44的制程。此制程在如图1所示的流程图200中例示为制程218。在一些实施例中，该障壁/衬垫层44覆盖该介电层36的顶表面361、该石墨烯导电结构42的顶表面421及该石墨烯导电结构42的内表面422，该内表面422定义该空隙(g)。在一些实施例中，该障壁/衬垫层44包括障壁层及衬垫层。在一些实施例中，该障壁/衬垫层44的障壁层包括tan、tin、ru、mnn、zno、mon，或其等的类似物。在一些实施例中，该障壁/衬垫层44的衬垫层包括ta、ti、co、ru，或其等的类似物。在一些实施例中，该障壁/衬垫层44的障壁层可用以防止金属结构(于后续步骤形成)的金属扩散或渗出。在一些实施例中，该障壁/衬垫层44的衬垫层可用以加强金属结构(于后续步骤形成)对该障壁/衬垫层44的障壁层的附着力。在一些实施例中，衬垫层及障壁层之一可被省略。在一些实施例中，该障壁/衬垫层44可被省略。
43.图18例示在该障壁/衬垫层44上方形成一导电特征件45的一制程，其用以填补该空隙(g)(见图17)。此制程在如图1所示的流程图200中示为制程220。该导电特征件45可由cu、co、w、ru、mo、al，或其等类似物所制成，且可由pvd、回流pvd、cvd、ald、eld及pvd与ecp的组合，或其类似方法形成。在部分省略该障壁/衬垫层44的实施例中，该导电特征件45是直接形成在该介电层36上以填补该空隙(g)。
44.图19例示一平坦化制程(例如化学机械研磨(chemical mechanical polish,cmp))，其被采用以移除该导电特征件45的多余部分，以形成填补该空隙(g)的该导电特征
件45(见图17)，借此以该石墨烯导电结构42完全填补该贯孔32(见图15)且以该石墨烯导电结构42及该导电特征件45完全填补该沟槽33(见图15)。此制程在如图1所示的流程图200中示为制程222。在一些实施例中，该石墨烯导电结构42可以一种方式于制程216中被掺杂或嵌入，该方式是使该石墨烯导电结构42的导电性和该导电特征件45的导电性相符(例如，实质上相等)。
45.图21例示一图13所述的结构的替代结构，且例示如图1所示的流程图200中的制程208。根据一些实施例，该介电层30和该蚀刻终止层29以例如一单镶嵌制程而图案化，以形成该互连通道31，该互连通道31包括被该介电层30的内侧面302所定义的沟槽33。在一些实施例中，宽度(w)被定义为该沟槽33的开口的宽度，而高度(h)被定义为该沟槽33的高度。在一些实施例中，该沟槽33开口的宽度(w)大于约15nm。在一些实施例中，该互连通道31的高宽比值(h/w)小于约5。
46.图22例示图14所述的结构的替代结构，且例示如图1所示的流程图200中的制程210。根据一些实施例，该金属层41形成在该介电层30之上，且覆盖该介电层30的顶表面301、该介电层30的内侧面302、该接触特征件28的顶表面281及自该沟槽33露出的该介电层26的一顶表面261。在一些实施例中，该金属层41可由pvd、cvd、ald、eld，或其类似方法形成。在一些实施例中，该金属层41可包括co、ni、ru、rh、pd、re、cu、ag、ir、pt、au，或其等的各种组合。在其他替代实施例中，该金属层41可包括ti、hf、ta、w，或其等的各种组合。在一些实施例中，该金属层41可具有一介于约0.3nm至约2nm之间的厚度。
47.图23例示图15所述的结构的替代结构，且例示如图1所示的流程图200中的制程212。根据一些实施例，任何不形成于该介电层30内侧面302上的部分金属层41皆被移除。换句话说，形成于该介电层30的顶表面301上、形成于该接触特征件28的顶表面281上及形成于自该沟槽33露出的该介电层26的顶表面261上的部分金属层41皆被移除。形成于该介电层30的内侧面302上的金属被留下。该蚀刻过程可使用定向干蚀刻，例如等离子体反应蚀刻、原子层蚀刻、离子束蚀刻、电子束蚀刻、等离子体物理撞击，或其类似方法来进行。在一些实施例中，等离子体反应蚀刻可使用含有h2、o2、n2、f2、cl2、c
xfy
、nf3、sif4、sicl4、bcl3，或其等类似物的反应气体。在一些实施例中，原子层蚀刻可使用含有f2、cl2、br2、h2、hf、hcl、bcl3、ch3oh、hcooh、乙酰丙酮、六氟乙酰丙酮，或其等类似物的反应气体。在一些实施例中，等离子体物理撞击可使用含有h2、he、ar、n2、xe，或其等类似物的反应气体。该蚀刻制程可涉及垂直指向该介电层30的定向蚀刻。
48.图24例示图16所述的结构的替代结构，且例示如图1所示的流程图200中的制程212。在一些实施例中，该制程214被进行以在该金属层41上形成该石墨烯导电结构42，其中该沟槽33(见图23)被石墨烯导电结构42部分填补，以于该石墨烯导电结构42中留有该空隙(g)。根据一些实施例，该石墨烯导电结构42可使用pecvd并结合下述其一方式而沉积，下述其一方式为rf等离子体、dc等离子体、icp、mw等离子体、ecr等离子体，或其等类似物。在其他替代实施例中，石墨烯导电结构42可通过使用热cvd来沉积。在一些实施例中，该沉积制程的温度可介于约室温至约1000℃之间。在一些实施例中，该石墨烯沉积制程为等离子体加强的制程，其使得沉积得以在一低于约400℃的温度发生，借此最小化高温对该基板22中的集成电路装置(未显示)的影响。在一些实施例中，用于沉积该石墨烯导电结构42的前驱物可包括co、ch4、c2h2、cf4、c2f6、chf3、苯、其等的衍生物，或其等的类似物。
49.图25例示图17所述的结构的替代结构，且例示如图1所示的流程图200中的制程218。在一些实施例中，该障壁/衬垫层44覆盖该介电层30的顶表面301、该石墨烯导电结构42的顶表面421、该石墨烯导电结构42的内表面422及该接触特征件28的顶表面281。在一些实施例中，该介电层26的顶表面261并没有完全被该石墨烯导电结构42所覆盖，而是被该障壁/衬垫层44覆盖。在一些实施例中，该障壁/衬垫层44包括障壁及衬垫。在一些实施例中，该障壁/衬垫层44的障壁层包括tan、tin、ru、mnn、zno、mon，或其等的类似物。在一些实施例中，该障壁/衬垫层44的衬垫层包括ta、ti、co、ru，或其等的类似物。在一些实施例中，该障壁/衬垫层44的障壁层可用以防止金属结构(于后续步骤形成)发生金属扩散或渗出。在一些实施例中，该障壁/衬垫层44的衬垫层可用以加强金属结构(于后续步骤形成)对该障壁/衬垫层44的障壁层的附着力。在一些实施例中，衬垫及障壁之一可被省略。在一些实施例中，该障壁/衬垫层44可被省略。
50.图26例示图18所示的结构的替代结构，且例示如图1所示的流程图200中的制程220。在一些实施例中，该导电特征件45形成在该障壁/衬垫层44上并填补该空隙(g)(见图25)。该导电特征件45可由cu、co、w、ru、mo、al，或其等类似物所制成，且可由pvd、回流pvd、pvd和ecp的组合，cvd、ald、eld，或其类似方法所形成。在部分省略该障壁/衬垫层44的实施例中，该导电特征件45是直接形成在该介电层30上以填补该空隙(g)。
51.图27例示图19所述的结构的替代结构，且例示如图1所示的流程图200中的制程222。在一些实施例中，平坦化过程(例如cmp)被采用以移除该导电特征件45的多余部分，以形成填补该空隙(g)的该导电特征件45(见图25)，借此以该石墨烯导电结构42及该导电特征件45完全填补该沟槽33(见图23)。
52.根据一些实施例，图24所例示的半导体结构可经掺杂/嵌入的制程(如图20所示)，以增加该石墨烯导电结构42的导电性。在一些实施例中，该石墨烯导电结构42可被掺杂或嵌入，以使得该石墨烯导电结构42的导电性和该导电特征件45的导电性相符(例如实质相等)。参考图20及图24，在一些实施例中，该嵌入材料50的掺杂/嵌入方向大致平行该石墨烯导电结构42的石墨烯层43的延伸方向(d)，借此使该嵌入材料50得以有效地掺杂或嵌入该石墨烯导电结构42。
53.图28例示图19或图27的半导体结构的俯视图，但该顶表面361及该介电层36并未显示于图中，其中该导电特征件45被障壁/衬垫层44、该石墨烯导电结构42及该金属层41所围绕。
54.根据一些实施例，上述的石墨烯导电结构可被用以作为beol互连构造中的一m0级导电结构(缩写为m0)。然而，该石墨烯导电结构也可被应用于beol互连构造的其他层，例如m1级导电结构、m2级导电结构等等。在一些实施例中，石墨烯导电结构可被应用于作为在半导体装置中的电性互连的结构(例如贯孔)。在一些实施例中，所述石墨烯导电结构可为一贯孔且可连接于其下或其上的连接层(填补于沟槽中)之间，且各连接层可为一石墨烯导电结构或其他导电结构，导电结构由例如一金属材料，诸如cu、co、w、ru、mo、al，或其等类似物所制成。图29显示图6、图19及图27中的结构连接至其下的连接层71与其上的连接层73。在一些实施例中，该其下的连接层71是形成在一其下的介电层70中，而该其上的连接层73是形成在一其上的介电层中72。在一些实施例中，一蚀刻终止层74可形成在该介电层36和该其上的介电层72之间。在一些实施例中，各该其下的连接层71可为一石墨烯导电结构、一金
属导电特征件，或其组合。在一些实施例中，各该其下的连接层71可为图6、图19或图27所示的结构。在一些实施例中，各该其上的连接层73可为一石墨烯导电结构、一金属导电特征件，或其组合。在一些实施例中，各该其上的连接层73可为图6、图19或图27所示的结构。
55.参阅图30，在一些实施例中，当要填补该互连通道31时(见图22)，制程218至222可先被进行以形成该障壁/衬垫层44及该导电特征件45。接着，制程210至214可被进行以形成该金属层41及该石墨烯导电结构42。在一些实施例中，该导电特征件45可以由可作为生长该石墨烯导电结构42的催化剂的材料所制成，且可包括co、ni、ru、rh、pd、re、cu、ag、ir、pt、au、ti、hf、ta、w，或其等的各种组合，或其等的类似物，且该金属层41可被省略。
56.本揭露内容的实施例具有一些优势特征。根据本揭露内容的石墨烯导电结构是从内侧面的金属层处直接生长于互连通道中，且具有至少一在平行该内侧面的方向延伸的石墨烯层。此石墨烯导电结构可被形成以填补具小开口(如约1.5nm至约15nm)或大高宽比值(如一介于约5至约10的高宽比值)的互连通道，而无空隙填补问题(例如在填补于互连通道中的金属中形成空隙)，且该石墨烯导电结构及该导电特征件可形成以填补具有较大开口(如一大于约15nm的开口)的互连通道，而不具有空隙填补问题。此外，根据本揭露内容的石墨烯导电结构具有一稳固的共价键结构，其可使所述半导体结构更加耐久。再者，石墨烯导电结构可提供一良好的导电途径而不遭受当装置尺寸缩小时部分金属的晶粒边界所造成的高电阻问题。由于该图案化的介电层及金属层，该垂直石墨烯导电结构可容易地形成为一所欲形状，而不需蚀刻该垂直石墨烯导电结构。再者，因掺杂/嵌入的方向大致平行于该石墨烯导电结构的石墨烯层延伸方向，该嵌入材料可容易且有效地掺杂或嵌入该石墨烯导电结构，以改善石墨烯导电结构的导电性或调整石墨烯导电结构的导电性至，例如，和所述导电特征件的导电性相符。
57.根据一些实施例，一半导体结构包括一基板、一介电层和一石墨烯导电结构。该介电层设置在该基板上，且具有垂直于该基板的一内侧面。该石墨烯导电结构形成在介电层中且具有至少一石墨烯层，该石墨烯层是在一平行该介电层的内侧面的方向延伸。
58.根据一些实施例，该半导体结构还包括一金属层，该金属层连接于该介电层的内侧面与该石墨烯导电结构之间。
59.根据一些实施例，该石墨烯导电结构具有一第一部分和一第二部分。该第一部分的宽度大于该第二部分的宽度。
60.根据一些实施例，该石墨烯导电结构具有一宽度及一高度。该石墨烯导电结构的该宽度大于约1.5nm。高对宽的比值小于约10。
61.根据一些实施例，该半导体结构还包括一被该石墨烯导电结构所围绕的导电特征件。
62.根据一些实施例，该石墨烯导电结构具有一第一部分和一第二部分。该第一部分的宽度大于该第二部分的宽度。该半导体结构还包括一被该石墨烯导电结构的第一部分所围绕的导电特征件。
63.根据一些实施例，该石墨烯导电结构的第一部分具有大于约1.5nm的宽度。该石墨烯导电结构具有一高度，且高对宽的比值小于约10。
64.根据一些实施例，该石墨烯导电结构具有一大于约1.5nm的宽度及一高度。该石墨烯导电结构具有一高度。高对宽的比值小于约5。
65.根据一些实施例，该石墨烯导电结构掺杂一嵌入材料。
66.根据一些实施例，该嵌入材料由四乙烯戊胺(tetraethylenepentamine)、二伸乙三胺(diethylenetriamine)、邻苯二胺(o-phenylenediame)、1,2,4-三唑(1,2,4-triazole)、三缩四乙二醇(tetraethylene glycol)、苯酚(phenol)、苯二酚(catechol)、三氟苯(trifluorobenzene)、六氟苯(hexafluorobenzene)、fecl3、mocl5、aucl3、asf5、alcl3、sbf5、hno3、cucl2、sbcl5、aucl5、nicl2、cs-c2h4、nh3、znmg，或其等的组合所制成。
67.根据一些实施例，该半导体结构还包括一被该石墨烯导电结构围绕的导电特征件。该经掺杂的石墨烯导电结构具有与该导电特征件大致相等的导电率。
68.根据一些实施例，该金属层由co、ni、ru、rh、pd、re、cu、ag、ir、pt、au、ti、hf、ta、w，或其等的组合所制成。
69.根据一些实施例，一半导体结构包括一第一介电层、一导电层、一第二介电层及一石墨烯导电结构。该导电层形成在该第一介电层中，且包括金属、石墨烯，或其组合。该第二介电层设置在该第一介电层上。该石墨烯导电结构形成在该第二介电层中且具有至少一石墨烯层，该石墨烯层在一垂直该第一介电层的方向延伸，且电连接至该导电层。
70.根据一些实施例，一种制造半导体结构的方法包括：在一基板上形成一介电层；在该介电层中形成一互连通道，该互连通道由该介电层中垂直于该基板的一内侧面所定义；及在该互连通道中形成一石墨烯导电结构，该石墨烯导电结构具有至少一石墨烯层，该石墨烯层在一平行该内侧面的方向延伸。
71.根据一些实施例，该方法还包括：在该石墨烯导电结构形成前，于该介电层上形成一金属层且该金属层覆盖该内侧面；以及在该金属层形成后及在该石墨烯导电结构形成前，移除一部分的金属层并在该内侧面上留下该金属层。
72.根据一些实施例，该方法还包括在该石墨烯导电结构中掺杂一嵌入材料。
73.根据一些实施例，该嵌入材料由四乙烯戊胺(tetraethylenepentamine)、二伸乙三胺(diethylenetriamine)、邻苯二胺(o-phenylenediame)、1,2,4-三唑(1,2,4-triazole)、三缩四乙二醇(tetraethylene glycol)、苯酚(phenol)、苯二酚(catechol)、三氟苯(trifluorobenzene)、六氟苯(hexafluorobenzene)、fecl3、mocl5、aucl3、asf5、alcl3、sbf5、hno3、cucl2、sbcl5、aucl5、nicl2、cs-c2h4、nh3、znmg，或其等的组合所制成。
74.根据一些实施例，该方法还包括形成一被该石墨烯导电结构所围绕的导电特征件。
75.根据一些实施例，该互连通道具有一贯孔及一沟槽，该沟槽具有一宽度大于该贯孔的宽度，且该沟槽与该贯孔在空间上相连通。
76.根据一些实施例，该方法还包括：在该石墨烯导电结构形成前，于该介电层上形成一金属层且该金属层覆盖该内侧面；以及在该金属层形成后及在该石墨烯导电结构形成前，移除一部分的金属层并在该内侧面上留下该金属层。
77.上文概述若干实施例的特征，使得本领域技术人员可更好地理解本揭露内容的态样。本领域技术人员应当理解，他们可轻易地以本揭露内容为基础来设计或修改以执行与本文介绍的实施例具有相同目的或实现相同优点的其它制程及结构。本领域技术人员也应理解到，此类等效结构并无悖离本揭露内容的精神与范围，且他们能在不违背本发明的精神和范围之下，做各式各样的改变、取代和更改。