存储器的制作方法、存储器及存储器系统与流程

存储器的制作方法、存储器及存储器系统
【技术领域】
1.本发明涉及半导体技术领域，具体涉及一种存储器的制作方法、存储器及存储器系统。


背景技术：

2.三维存储器(3d nand)是一种新兴的存储器类型，通过把内存颗粒堆叠在一起来解决2d或者平面nand闪存带来的限制。不同于将存储单元放置在单面，3d nand技术垂直堆叠了多层存储单元。基于该技术，可打造出存储容量比同类nand技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高的存储容量，进而带来很大的成本节约、能耗降低以及大幅的性能提升。
3.但是，随着堆叠层数的不断增加，存储器中栅极制作的工艺难度越来越高。在栅极材料填充的过程中，容易出现填充厚度不均匀的现象，进而导致栅极电阻值增大，影响栅极导电性能。


技术实现要素：

4.本发明提供一种存储器的制作方法、存储器及存储器系统，有利于制作厚度均匀的栅极，提高栅极的导电性能。
5.本发明实施例提供了一种存储器的制作方法，包括：
6.在衬底上形成第一停止层；
7.在所述第一停止层中形成凹槽，所述凹槽贯穿所述第一停止层并延伸至所述衬底内；
8.在所述第一停止层上形成第二停止层，所述第二停止层覆盖所述凹槽的内壁；
9.在所述第二停止层上形成堆栈层，所述堆栈层中形成有贯穿所述堆栈层且延伸至所述衬底内的存储沟道结构；
10.在所述堆栈层中形成栅极缝隙，所述栅极缝隙贯穿所述堆栈层和所述凹槽内的所述第二停止层，并延伸至所述衬底内；
11.在所述堆栈层中形成栅极结构，并在所述栅极缝隙中形成栅极缝隙结构。
12.其中，在所述衬底上形成第一停止层之前，还包括：在所述衬底上形成第一间隔层，所述第一停止层位于所述第一间隔层上；
13.在所述衬底上形成第一停止层之后，还包括：在所述第一停止层上形成第二间隔层，其中，所述凹槽贯穿所述第一间隔层、所述第一停止层和所述第二间隔层，并延伸至所述衬底内。
14.其中，在所述衬底上形成第一停止层之后，还包括：对所述第一停止层进行掺杂处理。
15.其中，在所述衬底上形成第一停止层之后，还包括：
16.对所述第一停止层表面进行含氮物表面处理。
17.其中，在所述第一停止层上形成第二停止层之后，还包括：
18.在所述第二停止层上形成第三间隔层，所述第二停止层和所述第三间隔层填满所述凹槽；
19.去除所述凹槽之外的部分所述第三间隔层，或者去除所述凹槽之外的全部所述第三间隔层。
20.其中，所述凹槽的侧壁和底壁之间的夹角范围为100
°
～120
°
。
21.其中，在所述第一停止层上形成第二停止层之后，还包括：
22.对所述第二停止层表面进行含氮物表面处理。
23.其中，所述第一停止层和所述第二停止层的材料均包括多晶硅。
24.其中，所述第一停止层的氧化速率大于所述第二停止层的氧化速率。
25.其中，所述凹槽的截面宽度大于位于所述凹槽中的所述栅极缝隙的截面宽度与位于所述凹槽中的所述第二停止层的截面宽度之和。
26.其中，在所述第二停止层上形成堆栈层之后，所述制作方法还包括：
27.在所述堆栈层中形成存储沟道孔，所述存储沟道孔贯穿所述堆栈层并延伸至所述衬底内；
28.通过所述存储沟道孔对所述第一停止层进行氧化处理，以形成缩颈沟道孔；
29.依次在所述缩颈沟道孔的内壁上形成存储功能层和沟道层，以得到存储沟道结构。
30.其中，在通过所述栅极缝隙在所述堆栈层中形成栅极结构和栅极缝隙结构之后，还包括：
31.在所述堆栈层上形成贯穿触点，所述贯穿触点贯穿所述堆栈层并延伸至所述第二停止层；
32.去除所述衬底，以暴露出所述第一停止层背离所述堆栈层的表面；
33.对暴露出的所述表面进行选择性刻蚀，以在所述第一停止层背离所述堆栈层的一侧，暴露出所述沟道层的端部；
34.在刻蚀后的所述第一停止层背离所述堆栈层的一侧，形成半导体层；
35.在所述半导体层背离所述堆栈层的一侧，形成层间电介质层；
36.在所述层间电介质层背离所述堆栈层的一侧，形成金属互连层，所述半导体层和所述贯穿触点分别与所述金属互连层电连接。
37.本发明实施例还提供了一种存储器，包括：
38.半导体层；
39.位于所述半导体层上的第一停止层，所述第一停止层中设有贯穿所述第一停止层的凹槽，部分所述半导体层填充所述凹槽；
40.位于所述第一停止层上的第二停止层，且所述第二停止层覆盖所述凹槽的侧壁；
41.位于所述第二停止层上的堆栈结构，所述堆栈结构中设有栅极缝隙结构和存储沟道结构，所述存储沟道结构包括沟道层和存储功能层，所述存储沟道结构贯穿所述堆栈结构和所述第二停止层，且所述沟道层延伸至所述半导体层内；所述栅极缝隙结构贯穿所述堆栈结构和所述凹槽内的所述半导体层。
42.其中，所述第一停止层和所述第二停止层之间还设有第二间隔层，所述凹槽贯穿
所述第一停止层和所述第二间隔层。
43.其中，所述凹槽的侧壁和底壁之间的夹角范围为100
°
～120
°
。
44.其中，所述第一停止层和/或所述第二停止层的表面经过了含氮物表面处理。
45.其中，所述第一停止层的氧化速率大于所述第二停止层的氧化速率。
46.其中，所述凹槽的截面宽度大于位于所述凹槽中的所述栅极缝隙结构的截面宽度与位于所述凹槽中的所述第二停止层的截面宽度之和。
47.其中，所述堆栈层中还设有贯穿触点，所述存储器还包括位于所述半导体层背离所述堆栈结构一侧的层间电介质层、以及位于所述层间电介质层上的金属互连层，所述半导体层和所述贯穿触点分别与所述金属互连层电连接。
48.为了解决上述问题，本发明实施例还提供了一种存储器系统，包括至少一个上述任一项所述的存储器、以及与所述存储器耦合的控制器，所述控制器用于控制所述存储器执行数据写入和读取操作。
49.本发明实施例提供的存储器的制作方法、存储器和存储器系统，通过在衬底上形成第一停止层，之后在该第一停止层中形成凹槽，该凹槽贯穿该第一停止层并延伸至该衬底内，之后在该第一停止层上形成第二停止层，该第二停止层覆盖该凹槽的内壁，并在该第二停止层上形成堆栈层，该堆栈层中形成有贯穿该堆栈层且延伸至该衬底内的存储沟道结构，之后在该堆栈层中形成栅极缝隙，并在该堆栈层中形成栅极结构和在该栅极缝隙中形成栅极缝隙结构，从而能在栅极工艺中防止第一停止层发生翘起，进而避免堆栈层发生鼓包现象，有利于栅极材料的填充均匀性，提高了栅极的导电性能。
【附图说明】
50.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
51.图1是本技术实施例提供的存储器的制作方法的流程示意图；
52.图2a是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
53.图2b是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
54.图2c是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
55.图2c’是本技术另一实施例提供的制作过程中存储器的剖视结构示意图
56.图2d是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
57.图2d’是本技术另一实施例提供的制作过程中存储器的剖视结构示意图；
58.图2e是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
59.图2f是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
60.图2g是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
61.图2h是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
62.图2h’是本技术另一实施例提供的制作过程中存储器的剖视结构示意图；
63.图2i是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
64.图2j是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
65.图2k是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
66.图2l是本技术实施例提供的不同工艺步骤下存储器的剖视结构示意图；
67.图2m是本技术实施例提供的存储器的剖视结构示意图；
68.图3是本技术实施例提供的存储器系统的结构示意图。
【具体实施方式】
69.下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
70.在本技术的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
71.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
72.这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。“多个”的含义是两个或两个以上。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
73.可以理解的是，本技术中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
74.一些实施例中，存储器的栅极结构可以有两种制备方法，一种是采用交替叠置的方式，直接在栅极介质层上形成金属材料的栅极结构，另一种是先交替叠置栅极介质层和栅极牺牲层，之后形成栅极缝隙，通过栅极缝隙对栅极牺牲层进行干法或湿法刻蚀，以去除栅极牺牲层而形成空隙，之后向空隙中填充导电材料而形成栅极结构。在上述第二种制备栅极结构的方式中，去除牺牲层以形成空隙的过程中，堆栈层的底部容易发生鼓包现象，较难保持平整性，且随着堆栈层层数越多，鼓包现象越严重，故在向空隙中填充导电材料时，导电材料很难填充均匀，导致形成的栅极结构整体厚度差异较大，有些地方甚至会产生断点，进而导致制作成的栅极结构电阻增大，导电性能较差。
75.本技术实施例提供了一种存储器的制作方法、存储器及存储器系统，可以至少部
分解决上述技术问题。
76.如图1所示，图1示出了本技术实施例提供的存储器的制作方法的流程示意图。该制作方法包括以下步骤s101-s106，其中：
77.步骤s101、在衬底上形成第一停止层；
78.步骤s102、在该第一停止层中形成凹槽，该凹槽贯穿该第一停止层并延伸至该衬底内；
79.步骤s103、在该第一停止层上形成第二停止层，该第二停止层覆盖该凹槽的内壁；
80.步骤s104、在该第二停止层上形成堆栈层，该堆栈层中形成有贯穿该堆栈层且延伸至该衬底内的存储沟道结构；
81.步骤s105、在该堆栈层中形成栅极缝隙，该栅极缝隙贯穿该堆栈层和该凹槽内的该第二停止层，并延伸至该衬底内；
82.步骤s106、在该堆栈层中形成栅极结构，并在该栅极缝隙中形成栅极缝隙结构。
83.应当理解的是，上述制作方法中所示的步骤不是排它性的，还可以在所示步骤中的任何步骤之前、之后或之间执行其它步骤。此外，该步骤中的一些步骤可以是同时地执行的或者可以是按照不同于图1所示的顺序执行的。
84.请参见图2a至图2m，图2a至图2m是上述制作方法中不同工艺步骤下存储器10的剖视结构示意图，下面将结合图2a至图2m进一步描述上述步骤s101-s106。
85.步骤s101、在衬底11上形成第一停止层12。
86.其中，请参见图2a，衬底11可以包括单晶硅(si)、单晶锗(ge)、iii-v族化合物半导体材料、ii-vi族化合物半导体材料或在本领域中已知的其它半导体材料中的至少一种。
87.在一些实施方式中，第一停止层12的材料可以包括多晶硅。可采用诸如化学气相沉积(chemical vapor deposition,cvd)、物理气相沉积(pvd)、原子层沉积(physical vapor deposition,ald)或其任何组合的薄膜沉积工艺在衬底11上形成第一停止层12。
88.步骤s102、在该第一停止层12中形成凹槽h，该凹槽h贯穿该第一停止层12并延伸至该衬底11内。
89.其中，请参见图2b，可以通过湿法或干法刻蚀在第一停止层12中形成凹槽h。在一些实施方式中，比如图2a中，第一停止层12和衬底11之间还可以设置氧化物层，也即，在上述步骤s101之前，存储器10的制作方法还包括：在该衬底11上形成第一间隔层m1，第一停止层12位于第一间隔层m1上。也即，第一停止层12和衬底11之间设有第一间隔层m1。
90.在一些实施方式中，在上述步骤s101之后，存储器10的制作方法还包括：在第一停止层12上形成第二间隔层m2。其中，该第一间隔层m1和第二间隔层m2通常为氧化物材料制成，其材料可以相同，比如均包括氧化硅，也可以不同。
91.此时，该凹槽h贯穿该第一间隔层m1、该第一停止层12和该第二间隔层m2，并延伸至该衬底11内。
92.步骤s103、在该第一停止层12上形成第二停止层13，该第二停止层13覆盖该凹槽h的内壁。
93.其中，请参见图2c，第二停止层13可以采用诸如cvd、pvd、ald或其任何组合的薄膜沉积工艺形成。第二停止层13可选用和第一停止层12相同的材料，例如多晶硅制备而成。
94.需要指出的是，为了在后续对第一停止层12进行氧化处理时，尽可能减少对第二
停止层13的影响，第二停止层13和第一停止层12应当具有不同的氧化速率，并且第一停止层12的氧化速率应当大于第二停止层13的氧化速率。在一些实施方式中，可以通过掺杂来实现氧化速率的不同，比如，对第一停止层12进行掺杂处理，而对第二停止层13不进行掺杂处理。也即，在上述步骤s101之后，存储器10的制作方法还包括：对该第一停止层12进行掺杂处理。其中，该掺杂可以是p型掺杂。在一些实施方式中，掺杂工艺可以采用离子注入工艺，在掺杂之后，可以采用例如激光退火工艺修复经离子注入工艺后造成的材料的晶格损伤。
95.在一些实施方式中，在上述步骤s103之后，该存储器的制作方法还包括：在该第二停止层13上形成第三间隔层m3，该第二停止层13和该第三间隔层m3填满该凹槽h；去除该凹槽h之外的部分该第三间隔层m3，或者去除该凹槽h之外的全部该第三间隔层m3。
96.其中，可对该第三间隔层m3进行平坦化处理，平坦化处理可采用化学机械抛光(chemical mechanical polishing,cmp)，以去除该凹槽h之外的部分该第三间隔层m3或者去除该凹槽h之外的全部该第三间隔层m3。
97.其中，第三间隔层m3的材料可以包括氧化物，比如请参见图2c’中的氧化硅层，或者氧化物和氮化物的组合，比如请参见图2c中的氧化硅层m31-氮化硅层m32-氧化硅层m33，也即ono结构，具体取决于后续化学机械抛光工艺能力，比如有些cmp工艺需要以氮化物作为研磨第二停止层，此时，第三间隔层m3可以为ono结构，研磨之后的结构可以参见图2d，有些cmp工艺以多晶硅作为研磨第二停止层，此时，第三间隔层m3可以为氧化硅层，研磨之后的结构可以参见图2d’。
98.步骤s104、在该第二停止层13上形成堆栈层14，该堆栈层14中形成有贯穿该堆栈层14且延伸至该衬底11内的存储沟道结构1411。
99.其中，请参见图2f，堆栈层14可以包括层叠设置的多个栅间隔层142和栅牺牲层143，可以采用诸如cvd、pvd、ald或其任何组合的薄膜沉积工艺形成堆栈层14。在堆栈层14的生产工艺中，不同的堆叠层数会对应不同的堆叠高度，举例而言，堆栈层14堆叠的层数可为8层、32层、64层、128层等，堆栈层14的层数越多，集成度越高，由其形成的存储单元的个数越多，可根据实际存储需求来设计堆栈层14的堆叠层数及堆叠高度，本技术对此不做具体限制。
100.多个栅间隔层142的厚度可相同也可不相同，多个栅牺牲层143的厚度可相同也可不相同，并且可根据具体工艺需求进行设置。栅间隔层142的材料可包括氧化硅，栅牺牲层143的材料可包括氮化硅。
101.在一些实施方式中，请参见图2e-图2f，该堆栈层14中还可以形成有贯穿该堆栈层14且延伸至该衬底11内的虚设沟道结构1412，存储沟道结构1411和虚设沟道结构1412作为沟道结构141，且彼此间隔设置，存储沟道结构1411和虚设沟道结构1412的数量和排布可根据实际的存储需求制备。在衬底11上贯穿于堆栈层14而形成存储沟道结构1411对应的区域可被称为存储区a，其可用于实现存储器10的存储功能，虚设沟道结构1412可形成于台阶区b中，主要用于提供机械支撑作用。
102.具体的，在第二停止层13上形成堆栈层14之后，该存储器10的制作方法还可以包括：
103.在该堆栈层14中形成存储沟道孔(图中未示出)，该存储沟道孔贯穿该堆栈层14并
延伸至该衬底11内；
104.通过该存储沟道孔对该第一停止层12进行氧化处理，以形成缩颈沟道孔1411a；
105.依次在该缩颈沟道孔1411a的内壁上形成存储功能层1411b和沟道层1411c，以得到存储沟道结构1411。
106.其中，对第一停止层12进行的氧化处理，可以包括湿法氧化。缩颈沟道孔1411a可以看作是对第一停止层12进行氧化后，由于氧化位置处第一停止层12的体积增大，导致该位置处的存储沟道孔的孔径变小而产生封口效果的存储沟道孔。相对于存储沟道孔来说，缩颈沟道孔1411a由于在封口位置处孔径较小，故在形成存储沟道结构1411时，大部分存储功能层1411b和沟道层1411c会沉积在封口位置的上方，从而可以认为存储沟道结构1411的底端从原本存储沟道孔的底部，变为了封口位置，进而增大了存储沟道结构1411底端的关键尺寸。
107.存储功能层1411b可以包括阻挡层、电荷捕获层和隧穿氧化层(图中未标号)，并且，除存储功能层1411b和沟道层1411c之外，存储沟道孔中还填充有电介质材料(图中未标出)，例如氧化硅。在一些实施例中，可通过控制沟道填充工艺，在电介质材料填充过程中形成一个或多个空气间隙以减轻结构应力。
108.存储沟道孔可以采用例如干法/湿法刻蚀工艺形成。可采用诸如cvd、pvd、ald或其任何组合薄膜沉积工艺，沿缩颈沟道孔1411a的内壁顺次沉积阻挡层、电荷捕获层、隧穿氧化层(也即存储功能层1411b)、沟道层1411c以及电介质材料。阻挡层、电荷捕获层、隧穿氧化层以及沟道层1411c的材料可分别为氧化硅、氮化硅、氧化硅以及多晶硅，以形成“onop”结构。
109.需要解释的是，由于第一停止层12进行了掺杂处理，而第二停止层13未进行掺杂处理，从而使两者具有不同的氧化速率，故在通过存储沟道孔对该第一停止层12进行湿法氧化处理(wet oxidation)时，可通过控制氧化工艺，使存储沟道孔周边的第一停止层12全部被氧化成氧化物，而第二停止层13只有极少量被氧化，甚至不发生氧化。
110.此外，当堆栈层14中还形成有虚设沟道结构1412时，该存储器10的制作方法还可以包括：
111.在该堆栈层14上形成虚设沟道孔(图中未标号)，该虚设沟道孔贯穿该堆栈层14并延伸至该衬底11内；
112.在该虚设沟道孔中填充电介质材料，以得到虚设沟道结构1412。
113.其中，虚设沟道孔可以采用例如干法/湿法刻蚀工艺形成。可采用诸如cvd、pvd、ald或其任何组合薄膜沉积工艺，向虚设沟道孔内填充电介质材料。在一些实施例中，可通过控制沟道填充工艺，在电介质材料填充过程中形成一个或多个空气间隙以减轻结构应力。
114.在一些实施方式中，虚设沟道结构1412在存储沟道结构1411的后面制作，但在其他实施方式中，两者的制作顺序可以不做限制。
115.步骤s105、在该堆栈层14中形成栅极缝隙144a，该栅极缝隙144a贯穿该堆栈层14和该凹槽h内的该第二停止层13，并延伸至该衬底11内。
116.其中，在图2g中，栅极缝隙144a可采用例如干法/湿法刻蚀工艺形成。栅极缝隙144a和沟道结构141间隔设置，其在衬底11中的延伸深度与沟道结构141在衬底11中的延伸
深度可相同或不同。
117.需要指出的是，凹槽h的截面宽度l应当大于位于凹槽h中的栅极缝隙144a的截面宽度l1，至少大于位于凹槽h中的栅极缝隙144a(相当于后续形成的栅极缝隙结构144)的截面宽度l1与位于凹槽h中的第二停止层13的截面宽度之和，这样，能确保栅极缝隙144a仅接触位于凹槽h底壁上的第二停止层13，不直接接触位于凹槽h侧壁上和位于凹槽h之外的第二停止层13，也不直接接触第一停止层12，从而后续在通过栅极缝隙144a去除栅牺牲层143以进行栅极置换时，液体和空气不会经由栅极缝隙144a直接接触位于凹槽h侧壁上和位于凹槽h之外的第二停止层13和第一停止层12，进而不会对位于凹槽h侧壁上和位于凹槽h之外的第二停止层13和第一停止层12产生影响，比如使它们发生氧化，导致氧化位置处因体积增大而发生翘起。
118.退一步来说，即使栅极缝隙144a直接接触了位于凹槽h侧壁上的第二停止层13，比如在形成栅极缝隙144a时，可能因对准精度不高导致栅极缝隙144a在凹槽h中的位置存在偏移，使凹槽h侧壁上的第二停止层13距离栅极缝隙144a较近，甚至两者直接接触，进而后续在栅极置换工艺过程中，液体和空气的进入会使位于凹槽h侧壁上的第二停止层13发生氧化，使其体积发生膨胀，但由于这部分第二停止层13是位于凹槽h中，其体积如何变化并不会影响凹槽h之外的第二停止层13(可以认为堆栈层14主要承载于凹槽h之外的第二停止层13上)，不会使其发生翘起，进而不会影响堆栈层14。另外，凹槽h的设计，还能有利于改善第一停止层12和第二停止层13的应力聚集情况，进一步避免第一停止层12和第二停止层13因局部应力聚集发生翘起。总之，本实施例中的凹槽h，能避免刻蚀时堆栈层14下面的第一停止层12和第二停止层13发生翘起，进而避免堆栈层14发生鼓包现象，从而解决了相关技术产生的问题。
119.在一些实施方式中，还可以对第一停止层12和第二停止层13的表面进行含氮物表面处理。也即，在上述步骤s101之后，存储器的制作方法还包括：对该第一停止层12表面进行含氮物表面处理。在上述步骤s103之后，存储器的制作方法还包括：对该第二停止层13表面进行含氮物表面处理。其中，含氮物表面处理的作用主要是使被处理工件的表面生成氮化物，比如对多晶硅进行含氮物表面处理时，多晶硅表面会生成氮化硅，而氮化物在氧化工艺中很难被氧化，从而进一步避免栅极置换工艺中第一停止层12和第二停止层13的上表面因氧化发生的翘起现象。含氮物表面处理可以包括氮化处理(nh3treatment)，是一种在一定温度下一定介质中使氮原子渗入工件表层的化学热处理工艺。
120.在一些实施方式中，可以将凹槽h的侧壁设置成缓坡，从而相对于垂直的侧壁来说，氮原子更容易渗入，进一步增加了氮化处理的效果，其中，缓坡的坡度可以设置为60
°‑
80
°
，也即，该凹槽h的侧壁和底壁之间的夹角q(可参见图2b)范围为100
°
～120
°
。
121.步骤s106、在该堆栈层14中形成栅极结构145，并在该栅极缝隙144a中形成栅极缝隙结构144。
122.在一些实施方式中，请参见图2h-2i，栅极结构145的形成具体可以包括以下步骤：
123.通过该栅极缝隙144a，去除该栅牺牲层143以形成空隙145a；
124.在该空隙145a内填充导电材料，以形成栅极结构145。
125.其中，形成栅极结构145后的堆栈层14可以看作堆栈结构14’，以将两者进行区分。可采用例如湿法腐蚀工艺去除堆栈层14中的全部栅牺牲层143，以形成多个空隙145a，且在
这个过程中，凹槽h中若存在与栅牺牲层143同样材料制成的膜层，比如氮化硅层，可以一并去除掉，比如请参见图2h。在其他实施方式中，当凹槽h中不存在氮化硅层时，比如上述图2d’中的结构，在去除栅牺牲层143后，其剖面结构示意图可参见图2h’。
126.导电材料可选用诸如钨、钴、铜、铝、掺杂晶体硅或者硅化物中的任意一种或者组合。可采用诸如cvd、pvd、ald或其任何组合等薄膜沉积工艺在空隙145a中形成栅极结构145。
127.需要指出的是，请继续参见图2i，由于堆栈层14主要位于氧化硅层m33(第三间隔层m3)上，而氧化硅层m33位于第二停止层13上，从而在栅极置换工艺中，当凹槽h之外的第二停止层13不发生氧化时，氧化硅层m33的厚度并不会发生变化，而氧化硅层m33又可以看作是底部选择栅极bsg的栅间隔层，也即能确保该栅间隔层厚度的均匀性，避免其厚度增厚，进而影响后续栅极材料填充时的bsg的填充均匀性，提高栅极结构145性能。
128.在一些实施方式中，请继续参见图2h-2i，栅极缝隙结构144的形成具体可以包括以下步骤：
129.在该栅极缝隙144a的内壁上依次形成电介质层144b和导电层144c，以形成栅极缝隙结构144。
130.其中，电介质层144b可选择一种或多种电介质材料沉积而成，例如氧化硅，导电层144c的材料可包括多晶硅。在其他实施方式中，栅极缝隙结构144中可以只填充电介质材料，具体根据设计需求而定。可通过控制沟道填充工艺，在填充过程中形成一个或多个空气间隙以减轻结构应力。栅极缝隙结构144可有效地降低存储区a的变形，并给存储区a提供良好的支撑。
131.此外，请参见图2j-2m，在上述步骤s106之后，存储器10的制作方法还包括：
132.在该堆栈层14上形成贯穿触点146，该贯穿触点146贯穿该堆栈层14并延伸至该第二停止层13；
133.去除该衬底11，以暴露出该第一停止层12背离该堆栈层14的表面；
134.对暴露出的该表面进行选择性刻蚀，以在该第一停止层12背离该堆栈层14的一侧，暴露出该沟道层1411c的端部；
135.在刻蚀后的该第一停止层12背离该堆栈层14的一侧，形成半导体层15；
136.在该半导体层15背离该堆栈层14的一侧，形成层间电介质层16；
137.在该层间电介质层16背离该堆栈层14的一侧，形成金属互连层17，该半导体层15和该贯穿触点146分别与该金属互连层17电连接。
138.其中，贯穿触点146通常设置在外围区域c(区域划分可参见上述图2f)，其可通过硅通孔技术(through-silicon-via,tsv)形成。比如，先采用干法/湿法刻蚀工艺形成垂直地贯穿堆栈层14并延伸至该第二停止层13的通孔，之后采用薄膜沉积工艺在通孔内填充导电材料，例如钨、钴、铜、铝等至少一种，以形成贯穿触点146。
139.请参见图2j-图2k，这里的选择性刻蚀主要包括ono这些膜层的刻蚀，由于之前在制作存储沟道结构1411时，已经对第一停止层12进行了湿法氧化处理，故此时进行选择性刻蚀时，对于底部存储沟道结构1411之外的部分(几乎都是氧化物)，进行氧化物刻蚀即可，极大节省了刻蚀流程。
140.需要指出的是，通过增加第二停止层13，能够使刻蚀停止于第二停止层13，从而不
仅能较好地暴露出存储沟道结构1411中沟道层1411c的底部，以便后续半导体层15能包裹沟道层1411c底部，还能有助于控制去除衬底11过程中的工艺均匀性，保证去除存储沟道结构1411中存储功能层1411b后沟道层1411c的均匀性。
141.在一些实施方式中，请参见图2l，半导体层15的材料为多晶硅，可采用诸如cvd、pvd、ald或其任何组合的薄膜沉积工艺在第一停止层12背离该堆栈层14的一侧形成多晶硅材料，之后进行掺杂，并采用例如激光退火工艺进行处理，得到半导体层15，半导体层15与沟道层1411c的底部接触，从而实现存储沟道结构1411与半导体层15之间的电连接。
142.在一些实施方式中，请参见图2m，层间电介质层16的材料可以是一种或多种电介质材料，比如氧化硅。金属互连层17的材料可以包括诸如钨、钴、铜、铝等导电材料。贯穿触点146可与半导体层15不接触，半导体层15和金属互联层17之间，以及贯穿触点146和金属互连层17之间可通过触点n连接，触点n的材料为导电材料。
143.综上所述，本实施例提供的存储器的制作方法，通过在衬底11上形成第一停止层12，之后在该第一停止层12中形成凹槽h，该凹槽h贯穿该第一停止层12并延伸至该衬底11内，之后在该第一停止层12上形成第二停止层13，该第二停止层13覆盖该凹槽h的内壁，并在该第二停止层13上形成堆栈层14，该堆栈层14中形成有贯穿该堆栈层14且延伸至该衬底11内的存储沟道结构1411，之后在该堆栈层14中形成栅极缝隙144a，并通过该栅极缝隙144a，在该堆栈层14中形成栅极结构145和栅极缝隙结构144，从而能在栅极置换工艺中防止第一停止层12发生翘起，进而避免堆栈层14发生鼓包现象，有利于栅极材料的填充均匀性，提高了栅极的导电性能。
144.基于上述存储器的制作方法，本技术实施例还提供一种存储器，该存储器采用上述任一方法制备。请参见图2m，该存储器10包括：半导体层15；位于该半导体层15上的第一停止层12，该第一停止层12中设有贯穿该第一停止层12的凹槽h，部分该半导体层15填充该凹槽h；位于该第一停止层12上的第二停止层13，且该第二停止层13覆盖该凹槽h的侧壁；位于该第二停止层13上的堆栈结构14’，该堆栈结构14’中形成有栅极缝隙结构144和存储沟道结构1411，其中，该存储沟道结构1411包括沟道层1411b和存储功能层1411c，该存储沟道结构1411贯穿该堆栈结构14’和该第二停止层13，且该沟道层1411b延伸至该半导体层15内；该栅极缝隙结构144贯穿该堆栈结构14’和该凹槽h内的该半导体层15。
145.需要说明的是，第一停止层12并非覆盖在整个半导体层15上，半导体层15上表面也并非平整面，而是会存在凸出部分，这主要是由于存储器10在制作过程中，有一部分的第一停止层12会被移除并填充半导体层15，比如存储沟道结构1411周边的第一停止层12会先被氧化处理变成氧化物，后续这些氧化物会在选择性刻蚀中被移除(具体可参见图2d-图2k)，之后再形成半导体层15，也即存储沟道结构1411周边的第一停止层12均会被移除，而移除后得到的空间会在形成半导体层15时形成凸出部分，从而使半导体层15表面并非平整面。
146.在一些实施方式中，该第一停止层12和该第二停止层13之间还设有第二间隔层m2，该凹槽h贯穿该第一停止层12和该第二间隔层m2。
147.在一些实施方式中，该凹槽h的侧壁和底壁之间的夹角范围为100
°
～120
°
。
148.在一些实施方式中，该第一停止层12和/或该第二停止层13的表面经过了含氮物表面处理。
149.在一些实施方式中，该第一停止层12和该第二停止层13的材料均包括多晶硅。
150.在一些实施方式中，第一停止层12的氧化速率应当大于第二停止层13的氧化速率。
151.在一些实施方式中，该凹槽h的截面宽度大于位于该凹槽h中的该栅极缝隙结构144的截面宽度与位于该凹槽h中的该第二停止层13的截面宽度之和。
152.在一些实施方式中，该堆栈结构14’中还设有贯穿触点146，该存储器10还包括位于该半导体层15背离该堆栈结构14’一侧的层间电介质层16、以及位于该层间电介质层16上的金属互连层17，该半导体层15和该贯穿触点146分别与该金属互连层17电连接。
153.容易理解的是，由于在上文中描述制作方法s101-s106时涉及的内容和结构可完全或部分地适用于在这里描述的存储器，因此与其相关或相似的内容不再赘述。
154.此外，请参见图3，本技术实施例还提供一种存储器系统100，该存储器系统包括至少一个上述任一种存储器10、以及与该存储器10耦合的控制器20，该控制器20用于控制该存储器10执行数据写入和读取操作。其中，控制器20还与外部主机连接，外部主机可以向控制器20传输用户指令和存储数据，用户指令可以包括写入指令、擦除指令以及读取指令等，控制器20可以根据这些内容来决定在存储器10中的哪个存储位置进行写入、擦除和读取。
155.存储器还包括外围电路18，外围电路18被配置为对存储沟道结构中的存储单元执行读取、写入、擦除和验证等操作，并且外围电路18可以包括字线驱动器、位线驱动器、列解码器、感测电路、数据缓冲器、程序验证逻辑和擦除验证电路等，其可根据获取的计算机程序指令来执行上述操作。
156.在本技术的示例中，存储器10并不限于三维nand存储器，在未违背本技术公开或教导的状态下，该存储器10可实现为当断开电源时能够保持所存储的数据的其它各种类型的非易失性存储器。
157.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。