包括标准单元和填充单元的集成电路的制作方法

包括标准单元和填充单元的集成电路
1.相关申请的交叉引用
2.本技术是基于并要求于2021年3月26日在韩国知识产权局提交的韩国专利申请no.10-2021-0039840的优先权，上述韩国专利申请的公开内容通过引用整体合并于此。
技术领域
3.本发明构思涉及集成电路，并且更具体地，涉及包括具有锥形部分(tapering portion)的标准单元和填充单元的集成电路。


背景技术：

4.已知的是，减小半导体器件的尺寸可以提升半导体器件的价格竞争力。然而，半导体器件的尺寸减小可能引起短沟道效应。为了克服短沟道效应，开发出其中栅极包围沟道三侧的鳍场效应晶体管(finfet)以及其中栅极包围沟道四侧的全环绕栅极(gaa)晶体管。
5.另外，随着对小型化半导体器件的需求逐渐增加，对半导体器件的特性的需求正在逐渐提高。例如，对半导体器件的高速、多功能等的需求正在增加。特别地，随着对小型化半导体器件的可靠性的需求增加，需要能够改善半导体器件的电特性并确保小型化半导体器件的可靠性的布局设计。


技术实现要素：

6.本发明构思涉及集成电路，并提供了包括具有锥形部分和/或倒锥形部分的标准单元的集成电路及其设计方法。
7.根据本发明构思的一方面，提供了一种集成电路，所述集成电路包括：标准单元，所述标准单元包括在第一方向上延伸并在垂直于所述第一方向的第二方向上具有第一宽度的第一有源区；以及填充单元，所述填充单元包括类型与所述第一有源区的类型相同的第二有源区并在所述第一方向上与所述标准单元相邻，所述第二有源区在所述第一方向上延伸并在所述第二方向上具有大于所述第一宽度的第二宽度，其中，所述标准单元还包括类型与所述第一有源区的类型相同的第一锥形部分，所述第一锥形部分布置在所述第一有源区和所述第二有源区之间，并包括在所述第一方向上接触所述第一有源区的第一接触表面、在所述第一方向上接触所述第二有源区的第二接触表面以及将所述第一接触表面连接到所述第二接触表面并具有倾斜度的倾斜表面。
8.根据本发明构思的另一方面，提供了一种集成电路，所述集成电路包括：标准单元，所述标准单元包括在第一方向上延伸并在垂直于所述第一方向的第二方向上具有第一宽度的第一有源区；以及填充单元，所述填充单元包括类型与所述第一有源区的类型相同的第二有源区并在所述第一方向上与所述标准单元相邻，所述第二有源区在所述第一方向上延伸并在所述第二方向上具有小于所述第一宽度的第二宽度，其中，所述标准单元还包括类型与所述第一有源区的类型相同的第一锥形部分，所述第一锥形部分布置在所述第一有源区和所述第二有源区之间，并包括在所述第一方向上接触所述第一有源区的第一接触
表面、在所述第一方向上接触所述第二有源区的第二接触表面以及将所述第一接触表面连接到所述第二接触表面并具有倾斜度的倾斜表面。
9.根据本发明构思的另一方面，提供了一种集成电路，所述集成电路包括：多个标准单元，所述多个标准单元在第一方向上彼此间隔开；以及多个填充单元，所述多个填充单元布置在所述多个标准单元之间，其中，所述多个填充单元中的至少一者包括：第一有源区，所述第一有源区在所述第一方向上延伸并在垂直于所述第一方向的第二方向上具有第一宽度；以及第二有源区，所述第二有源区的类型与所述第一有源区的类型不同，所述第二有源区在所述第二方向上与所述第一有源区间隔开并在所述第一方向上延伸，其中，所述多个标准单元中的至少一者包括：第三有源区，所述第三有源区的类型与所述第一有源区的类型相同，所述第三有源区在所述第一方向上与所述第一有源区相邻，在所述第一方向上延伸，并在所述第二方向上具有比所述第一宽度小的第二宽度；第四有源区，所述第四有源区的类型与所述第二有源区的类型相同，所述第四有源区在所述第二方向上与所述第三有源区间隔开并在所述第一方向上延伸；以及第一锥形部分，所述第一锥形部分的类型与所述第一有源区的类型相同，所述第一锥形部分包括在所述第一方向上接触所述第一有源区的第一接触表面、在所述第一方向上接触所述第三有源区的第二接触表面以及将所述第一接触表面连接到所述第二接触表面并具有倾斜度的倾斜表面。
附图说明
10.根据下面结合附图进行的详细描述，将更清楚理解本发明构思的实施例，其中，同样的标号始终是指同样的元件。在附图中：
11.图1是根据本发明构思的示例实施例的集成电路(ic)的示意图；
12.图2a至图2c是均示出了根据本发明构思的示例实施例的包括锥形部分的标准单元和填充单元的布局图；
13.图3a至图3c是均示出了根据本发明构思的示例实施例的包括锥形部分的标准单元和填充单元的布局图；
14.图4a至图4c是均示出了根据本发明构思的示例实施例的包括锥形部分的标准单元和填充单元的布局图；
15.图5a至图5c是均示出了根据本发明构思的示例实施例的包括锥形部分的标准单元和填充单元的布局图；
16.图6是根据本发明构思的示例实施例的ic的布局图；
17.图7是沿着图6的线a-a'和b-b'截取的ic的截面图；
18.图8是根据本发明构思的示例实施例的ic的布局图；
19.图9是根据本发明构思的示例实施例的制造ic的方法的流程图；
20.图10是根据本发明构思的示例实施例的片上系统(soc)的框图；以及
21.图11是根据本发明构思的示例实施例的包括存储程序的存储器的计算系统的框图。
具体实施方式
22.在下文中，下面将参考附图来描述本发明构思的各种实施例。在下文中，在布局图
的平面上，水平方向被定义为第一方向x，垂直方向被定义为第二方向y，并且基本上垂直于布局图的方向被定义为第三方向z。因此，第二方向y可以意指垂直于第一方向x的方向。图中箭头所指示的方向和其相反的方向将被描述为相同的方向。在下文中，在所有附图中，上述的方向定义都是相同的。在附图中，为了示出方便，可以仅示出一部分。
23.图1是根据本发明构思的示例实施例的集成电路(ic)1的示意图。
24.参照图1，ic 1可以包括第一标准单元sc1至第六标准单元sc6。标准单元是ic中包括的布局的单元，并且在本发明构思中可以简称为单元。标准单元可以是提供布尔(boolean)逻辑功能或存储功能的功能单元或逻辑单元。例如，逻辑单元可以是nand、and、nor、or、xor、反相器、加法器、触发器或锁存器。ic可以包括许多不同的标准单元。标准单元可以具有符合预定规范的结构，并可以布置成多行。例如，第一标准单元sc1至第三标准单元sc3可以布置在第一行r1中，并且第四标准单元sc4至第六标准单元sc6可以布置在第二行r2中。
25.ic 1可以包括第一填充单元fc1至第四填充单元fc4。填充单元可以是标准单元之间的一种虚设区域。填充单元可以填充标准单元之间的空间，以均衡电路块的布局设计的操作密度。另外，填充单元可以插入在标准单元之间，以保持在标准单元中形成的阱的连续性。例如，第一填充单元fc1可以位于第一标准单元sc1和第二标准单元sc2之间，并且第二填充单元fc2可以位于第二标准单元sc2和第三标准单元sc3之间。填充单元可以与标准单元共享阱，并可以与在行方向(例如，图1的第一方向x)上相邻的其他标准单元共享阱。布置在同一行中的标准单元可以通过填充单元共享阱。例如，第一标准单元sc1和第二标准单元sc2之间的第一填充单元fc1可以与第一标准单元sc1和第二标准单元sc2共享阱。另外，布置在第一行r1中的第一标准单元sc1至第三标准单元sc3可以通过第一填充单元fc1和第二填充单元fc2共享阱。填充单元可以是不帮助ic 1的算术运算的非逻辑单元。例如，填充单元可以在其中不包括诸如晶体管的器件。
26.多个行可以在y轴方向上具有彼此不同的高度。例如，第一行r1中的标准单元和填充单元可以具有第一高度h1，并且第二行r2中的标准单元和填充单元可以具有第二高度h2。第一高度h1可以不同于第二高度h2。例如，第一高度h1可以大于第二高度h2(h1》h2)。第一标准单元sc1至第六标准单元sc6和第一填充单元fc1至第四填充单元fc4可以在x轴方向上具有彼此不同的长度。例如，第一标准单元sc1可以具有第一长度l1，第一填充单元fc1可以具有第二长度l2，第二标准单元sc2可以具有第三长度l3，第二填充单元fc2可以具有第四长度l4，并且第三标准单元sc3可以具有第五长度l5。第一长度l1至第五长度l5可以彼此不同。在另一实施例中，第一长度l1至第五长度l5中的至少两者可以是相同的。例如，第二长度l2可以等于第四长度l4。
27.当提及取向、布局、位置、形状、尺寸、量或其他度量时如本文中使用的诸如“相同”、“相等”、“平面”或“共面”的术语不一定意指完全相同的取向、布局、位置、形状、尺寸、量或其他度量，而是旨在涵盖在例如由于制造工艺而可能出现的可接受变化内的几乎相同的取向、布局、位置、形状、尺寸、量或其他度量。除非上下文或其他陈述另有指示，否则本文中可以使用术语“基本上”来强调该含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上平面”的项可以是完全相同、相等或平面的，或者可以在例如由于制造工艺而可能出现的可接受变化内的相同、相等或平面。
28.第一标准单元sc1至第六标准单元sc6中的至少一者可以包括锥形部分或倒锥形部分。当在标准单元中形成的有源区的宽度不同于在填充单元中形成的有源区的宽度时，锥形部分或倒锥形部分可以被形成为保持连续性。当在标准单元中形成的有源区的宽度小于在填充单元中形成的有源区的宽度时，可以形成锥形部分，并且当在标准单元中形成的有源区的宽度大于在填充单元中形成的有源区的宽度时，可以形成倒锥形部分。下面将详细描述锥形部分和倒锥形部分。
29.图2a至图2c是均示出了根据本发明构思的示例实施例的包括锥形部分的标准单元和填充单元的布局图。具体地，图2a至图2c是由图1的线a限定的有助于理解图1的区域的布局图。因此，仅示出了第一标准单元sc1和第一填充单元fc1，但第二标准单元sc2至第六标准单元sc6以及第二填充单元fc2至第四填充单元fc4也可以包括相同的布局。
30.参照图2a，ic 10可以包括第一电源轨pr1和第二电源轨pr2。第一电源轨pr1和第二电源轨pr2可以在第二方向y上彼此间隔开，并且它们中的每一者都可以在第一方向x上纵长地延伸。第一电源轨pr1和第二电源轨pr2可以形成在同一布线层上。电源电压或地电压可以被施加到第一电源轨pr1和第二电源轨pr2。例如，地电压可以被施加到第一电源轨pr1，并且电源电压可以被施加到第二电源轨pr2。在其他实施例中，相同的电压可以被施加到第一电源轨pr1和第二电源轨pr2。例如，电源电压可以被施加到第一电源轨pr1和第二电源轨pr2二者。
31.ic 10可以包括标准单元sc10和填充单元fc10。标准单元sc10和填充单元fc10可以布置在第一电源轨pr1和第二电源轨pr2之间，并且填充单元fc10可以在第一方向x上与标准单元sc10相邻地布置。
32.标准单元sc10可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1和第二有源区rx2可以在第二方向y上彼此间隔开并在第一方向x上延伸。第一有源区rx1可以位于标准单元sc10的下边界处，并且第二有源区rx2可以位于标准单元sc10的上边界处。
33.填充单元fc10可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3和第四有源区rx4可以在第二方向y上彼此间隔开并在第一方向x上延伸。第三有源区rx3可以位于填充单元fc10的下边界处，并且第四有源区rx4可以位于填充单元fc10的上边界处。
34.第一有源区rx1至第四有源区rx4可以是p型或n型区。p型区可以是在n型衬底或阱上形成的区域，并且n型区可以是在p型衬底或阱上形成的区域。p型区可以是其中形成p型晶体管的区域，并且n型区可以是其中形成n型晶体管的区域。n型区可以位于提供负电源电压(例如，地电压)的电源轨下方。p型区可以位于提供正电源电压(例如，电源电压)的电源轨下方。
35.标准单元sc10可以在几种类型的区域上方形成。因此，标准单元sc10可以具有包括p型晶体管和n型晶体管的互补金属氧化物半导体(cmos)结构。例如，标准单元sc10可以包括底部的n型的第一有源区rx1和顶部的p型的第二有源区rx2。然而，本发明构思不限于此，并且在另一实施例中，第一有源区rx1和第二有源区rx2也可以是相同类型的区域。
36.填充单元fc10可以在几种类型的区域上方形成。第三有源区rx3和第四有源区rx4可以是彼此不同类型的区域。例如，第三有源区rx3可以是n型区，并且第四有源区rx4可以是p型区。然而，本发明构思不限于此，并且在另一实施例中，第三有源区rx3和第四有源区rx4也可以是相同类型的区域。
37.第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第一宽度w1可以与第二宽度w2相同或不同。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。第三宽度w3可以与第四宽度w4相同或不同。在本实施例中，第一宽度w1可以小于第三宽度w3(w1《w3)，并且第二宽度w2可以小于第四宽度w4(w2《w4)。第一宽度w1与第三宽度w3之间的差值可以与第二宽度w2与第四宽度w4之间的差值相同或不同。
38.标准单元sc10还可以包括第一锥形部分t1和第二锥形部分t2。第一锥形部分t1与第二锥形部分t2之间的距离dt可以朝向填充单元fc10减小。在这种情况下，包括第一锥形部分t1和第二锥形部分t2的标准单元sc10可以被称为“边界外单元”。
39.第一锥形部分t1可以位于第一有源区rx1和第三有源区rx3之间。因此，第一锥形部分t1可以在第一方向x上与第一有源区rx1和第三有源区rx3相邻。第一锥形部分t1的最小宽度可以等于第一宽度w1，并且其最大宽度可以等于第三宽度w3。第一锥形部分t1可以具有在与第一有源区rx1接触的表面上的第一宽度w1以及在与第三有源区rx3接触的表面上的第三宽度w3。第一锥形部分t1可以包括在第一方向x上接触第一有源区rx1的第一表面s1、在第一方向x上接触第三有源区rx3的第二表面s2以及将第一表面s1连接到第二表面s2并具有倾斜度的第三表面s3。第一表面s1和第二表面s2可以被称为“接触表面”，并且第三表面s3可以被称为“倾斜表面”。第三表面s3可以相对于第一有源区rx1的面对第二有源区rx2的表面和/或第三有源区rx3的面对第四有源区rx4的表面倾斜。
40.第三表面s3可以具有直线或曲线。第三表面s3的倾斜度可以根据第一宽度w1和第三宽度w3而变化。例如，当第一宽度w1与第三宽度w3之间的差值增大时，第三表面s3的倾斜度可以更陡。第一锥形部分t1的面积可以根据第一宽度w1和第三宽度w3而变化。例如，当第一宽度w1与第三宽度w3之间的差值增大时，第一锥形部分t1的面积可以增大。
41.第一有源区rx1可以通过第一锥形部分t1电连接到第三有源区rx3。第一锥形部分t1可以是类型与第一有源区rx1的类型相同的区域。因此，第一有源区rx1、第一锥形部分t1和第三有源区rx3可以是相同的类型。例如，第一有源区rx1、第一锥形部分t1和第三有源区rx3可以是n型。例如，第一有源区rx1、第一锥形部分t1和第三有源区rx3可以共享p阱。
42.第二锥形部分t2可以位于第二有源区rx2和第四有源区rx4之间。第二锥形部分t2的最小宽度可以等于第二宽度w2，并且其最大宽度可以等于第四宽度w4。第二锥形部分t2可以具有在与第二有源区rx2接触的表面上的第二宽度w2以及在与第四有源区rx4接触的表面上的第四宽度w4。与第一锥形部分t1一样，第二锥形部分t2可以包括在第一方向x上分别接触第二有源区rx2和第四有源区rx4的两个接触表面以及将两个接触表面彼此连接并具有倾斜度的倾斜表面。倾斜表面可以相对于第二有源区rx2的面对第一有源区rx1的表面和/或第四有源区rx4的面对第三有源区rx3的表面倾斜。倾斜表面可以具有直线或曲线。第二锥形部分t2的面积可以根据第二宽度w2和第四宽度w4而变化。例如，当第二宽度w1与第四宽度w4之间的差值增大时，第二锥形部分t2的面积可以增大。
43.第二有源区rx2可以通过第二锥形部分t2电连接到第四有源区rx4。第二锥形部分t2可以是类型与第二有源区rx2的类型相同的区域。因此，第二有源区rx2、第二锥形部分t2和第四有源区rx4可以是相同的类型。例如，第二有源区rx2、第二锥形部分t2和第四有源区rx4可以是p型。例如，第二有源区rx2、第二锥形部分t2和第四有源区rx4可以共享n阱。
44.填充单元fc10在第一方向x上与标准单元sc10相邻地形成，使得标准单元sc10的第一有源区rx1和第二有源区rx2可以具有连续性。
45.标准单元sc10包括第一锥形部分t1和第二锥形部分t2，使得标准单元sc10可以确保有源区的宽区域。因此，因为流向晶体管的电流的量可以增加，所以可以改善半导体器件的电特性。
46.另外，通过调整第一宽度w1至第四宽度w4，第一锥形部分t1和第二锥形部分t2的尺寸可以变化。因此，可以按需要控制流向标准单元sc10的晶体管的电流的量。本文中，术语“尺寸”可以是指在第一方向x上的长度和/或在第二方向y上的宽度。
47.图2b和图2c是图2a的其他示例实施例，并且它们都是由图1的线a限定的区域的布局图。因此，将省略与图2a的描述重叠的描述。
48.参照图2b，ic 11可以包括标准单元sc11和填充单元fc11。
49.标准单元sc11可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第一宽度w1可以等于第二宽度w2(w1＝w2)。
50.填充单元fc11可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。第三宽度w3可以大于第四宽度w4(w3》w4)。
51.在本实施例中，第二宽度w2可以等于第四宽度w4(w2＝w4)。第二有源区rx2可以电连接到第四有源区rx4。第二有源区rx2和第四有源区rx4可以是相同类型的区域。例如，第二有源区rx2和第四有源区rx4可以是p型。例如，第二有源区rx2和第四有源区rx4可以共享n阱。
52.第一宽度w1可以小于第三宽度w3(w1《w3)。标准单元sc11还可以包括第一锥形部分t1。第一锥形部分t1可以位于第一有源区rx1和第三有源区rx3之间。第一锥形部分t1与第二有源区rx2之间的距离d可以朝向填充单元fc11减小。第一锥形部分t1的尺寸可以根据第一宽度w1和第三宽度w3而变化。例如，当第一宽度w1与第三宽度w3之间的差值增大时，第一锥形部分t1的尺寸可以增大。
53.第一有源区rx1可以通过第一锥形部分t1电连接到第三有源区rx3。第一锥形部分t1可以是类型与第一有源区rx1的类型相同的区域。例如，第一有源区rx1、第一锥形部分t1和第三有源区rx3可以是n型。例如，第一有源区rx1、第一锥形部分t1和第三有源区rx3可以共享p阱。
54.参照图2c，ic 12可以包括标准单元sc12和填充单元fc12。在本实施例中，第一宽度w1可以等于第二宽度w2(w1＝w2)。第三宽度w3可以小于第四宽度w4(w3《w4)。第一宽度w1可以等于第三宽度w3(w1＝w3)。
55.第一有源区rx1可以电连接到第三有源区rx3。第一有源区rx1和第三有源区rx3可以是相同类型的区域。例如，第一有源区rx1和第三有源区rx3可以是n型。例如，第一有源区rx1和第三有源区rx3可以共享p阱。
56.第二宽度w2可以小于第四宽度w4(w2《w4)。标准单元sc12还可以包括第二锥形部分t2。第二锥形部分t2可以位于第二有源区rx2和第四有源区rx4之间。第二锥形部分t2与第一有源区rx1之间的距离d可以朝向填充单元fc12减小。第二锥形部分t2的尺寸可以根据
第二宽度w2和第四宽度w4而变化。例如，当第二宽度w2与第四宽度w4之间的差值增大时，第二锥形部分t2的尺寸可以增大。
57.第二有源区rx2可以通过第二锥形部分t2电连接到第四有源区rx4。第二锥形部分t2可以是类型与第二有源区rx2的类型相同的区域。例如，第二有源区rx2、第二锥形部分t2和第四有源区rx4可以是p型。例如，第二有源区rx2、第二锥形部分t2和第四有源区rx4可以共享n阱。
58.图3a至图3c是均示出了根据本发明构思的示例实施例的包括锥形部分的标准单元和填充单元的布局图。特别地，图3a是图2a的另一示例实施例，并且将省略已经参考图2a给出的描述。
59.参照图3a，ic 20可以包括第一电源轨pr1和第二电源轨pr2。ic 20可以包括标准单元sc20和填充单元fc20。标准单元sc20和填充单元fc20可以布置在第一电源轨pr1和第二电源轨pr2之间，并且填充单元fc20可以在第一方向x上与标准单元sc20相邻地布置。
60.标准单元sc20可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1和第二有源区rx2可以在第二方向y上彼此间隔开并在第一方向x上延伸。第一有源区rx1和第二有源区rx2可以彼此间隔开第一距离da。
61.填充单元fc20可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3和第四有源区rx4可以在第二方向y上彼此间隔开并在第一方向x上延伸。第三有源区rx3和第四有源区rx4可以彼此间隔开第二距离db。第一距离da可以等于第二距离db(da＝db)。
62.第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。在本实施例中，第一宽度w1可以小于第三宽度w3(w1《w3)，并且第二宽度w2可以小于第四宽度w4(w2《w4)。
63.标准单元sc20还可以包括第一锥形部分t1和第二锥形部分t2。第一锥形部分t1与第二锥形部分t2之间的距离dt可以是恒定的。第一锥形部分t1与第二锥形部分t2之间的距离dt可以等于第一距离da(dt＝da)。第一锥形部分t1与第二锥形部分t2之间的距离dt可以等于第二距离db(dt＝db)。在这种情况下，包括第一锥形部分t1和第二锥形部分t2的标准单元sc20可以被称为“边界内单元”。
64.图3b和图3c是图3a的其他示例实施例，并且它们都是由图1的线a限定的区域的布局图。因此，将省略已经参考图3a给出的描述。
65.参照图3b，ic 21可以包括标准单元sc21和填充单元fc21。标准单元sc21可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第一宽度w1可以等于第二宽度w2(w1＝w2)。
66.填充单元fc21可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。第三宽度w3可以大于第四宽度w4(w3》w4)。
67.在本实施例中，第二宽度w2可以等于第四宽度w4(w2＝w4)。第二有源区rx2可以电连接到第四有源区rx4。第二有源区rx2和第四有源区rx4可以是相同类型的区域。例如，第二有源区rx2和第四有源区rx4可以是p型。
68.第一宽度w1可以小于第三宽度w3(w1《w3)。标准单元sc11还可以包括第一锥形部
分t1。第一锥形部分t1可以位于第一有源区rx1和第三有源区rx3之间。第一锥形部分t1与第二有源区rx2之间的距离d可以是恒定的。第一锥形部分t1的尺寸可以根据第一宽度w1和第三宽度w3而变化。例如，当第一宽度w1与第三宽度w3之间的差值增大时，第一锥形部分t1的尺寸可以增大。
69.第一有源区rx1可以通过第一锥形部分t1电连接到第三有源区rx3。第一锥形部分t1可以是类型与第一有源区rx1的类型相同的区域。例如，第一有源区rx1、第一锥形部分t1和第三有源区rx3可以是n型。
70.参照图3c，ic 22可以包括标准单元sc22和填充单元fc22。在本实施例中，第一宽度w1可以等于第二宽度w2(w1＝w2)。第三宽度w3可以小于第四宽度w4(w3《w4)。第一宽度w1可以等于第三宽度w3(w1＝w3)。
71.第一有源区rx1可以电连接到第三有源区rx3。第一有源区rx1和第三有源区rx3可以是相同类型的区域。例如，第一有源区rx1和第三有源区rx3可以是n型。
72.第二宽度w2可以小于第四宽度w4(w2《w4)。标准单元sc22可以包括第二锥形部分t2。第二锥形部分t2可以位于第二有源区rx2和第四有源区rx4之间。第二锥形部分t2与第一有源区rx1之间的距离d可以是恒定的。第二锥形部分t2的面积可以根据第二宽度w2和第四宽度w4而变化。例如，当第二宽度w1与第四宽度w4之间的差值增大时，第二锥形部分t2的面积可以增大。
73.第二有源区rx2可以通过第二锥形部分t2电连接到第四有源区rx4。第二锥形部分t2可以是类型与第二有源区rx2的类型相同的区域。例如，第二有源区rx2、第二锥形部分t2和第四有源区rx4可以是p型。
74.图4a至图4c是均示出了根据本发明构思的示例实施例的包括倒锥形部分的标准单元和填充单元的布局图。具体地，图4a是图2a的另一示例实施例，并且将省略已经参考图2a给出的描述。
75.参照图4a，ic 30可以包括第一电源轨pr1和第二电源轨pr2。ic 30可以包括标准单元sc30和填充单元fc30。标准单元sc30和填充单元fc30可以布置在第一电源轨pr1和第二电源轨pr2之间，并且填充单元fc30可以在第一方向x上与标准单元sc30相邻地布置。
76.标准单元sc30可以包括第一有源区rx1和第二有源区rx2。填充单元fc30可以包括第三有源区rx3和第四有源区rx4。第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。在本实施例中，第一宽度w1可以大于第三宽度w3(w1》w3)，并且第二宽度w2可以大于第四宽度w4(w2》w4)。
77.标准单元sc30可以包括第一倒锥形部分rt1和第二倒锥形部分rt2。第一倒锥形部分rt1与第二倒锥形部分rt2之间的距离drt可以朝向填充单元fc30增大。
78.第一倒锥形部分rt1可以位于第一有源区rx1和第三有源区rx3之间。因此，第一倒锥形部分rt1可以在第一方向x上与第一有源区rx1和第三有源区rx3相邻。第一倒锥形部分rt1的最大宽度可以等于第一宽度w1，并且其最小宽度可以等于第三宽度w3。第一倒锥形部分rt1可以包括在第一方向x上接触第一有源区rx1的第一表面s1、在第一方向x上接触第三有源区rx3的第二表面s2以及将第一表面s1连接到第二表面s2并具有倾斜度的第三表面s3。第一表面s1和第二表面s2可以被称为“接触表面”，并且第三表面s3可以被称为“倾斜表
面”。
79.第三表面s3可以具有直线或曲线。第一倒锥形部分rt1的尺寸可以根据第一宽度w1和第三宽度w3而变化。例如，当第一宽度w1与第三宽度w3之间的差值增大时，第一倒锥形部分rt1的尺寸可以增大。
80.第一有源区rx1可以通过第一倒锥形部分rt1电连接到第三有源区rx3。例如，第一有源区rx1、第一锥形部分rt1和第三有源区rx3可以是n型。
81.第二倒锥形部分rt2可以位于第二有源区rx2和第四有源区rx4之间。第二倒锥形部分rt2的最大宽度可以等于第二宽度w2，并且其最小宽度可以等于第四宽度w4。与第一倒锥形部分rt1一样，第二倒锥形部分rt2可以包括在第一方向x上分别接触第二有源区rx2和第四有源区rx4的两个接触表面以及将两个接触表面彼此连接并具有倾斜度的倾斜表面。倾斜表面可以具有直线或曲线。第二倒锥形部分rt2的尺寸可以根据第二宽度w2和第四宽度w4而变化。例如，当第二宽度w2和第四宽度w4增大时，第二倒锥形部分rt2的尺寸可以增大。
82.第二有源区rx2可以通过第二倒锥形部分rt2电连接到第四有源区rx4。例如，第二有源区rx2、第二倒锥形部分rt2和第四有源区rx4可以是p型。
83.标准单元sc30包括第一倒锥形部分rt1和第二倒锥形部分rt2，使得标准单元sc30可以确保有源区的窄尺寸。因此，因为流向标准单元sc30的晶体管的电流的量可以减小，所以可以改善漏电流。另外，可以改善半导体器件的性能，并且可以提供具有高可靠性的产品。
84.另外，通过调整第一宽度w1至第四宽度w4，第一倒锥形部分rt1和第二倒锥形部分rt2的尺寸可以变化。因此，可以按需要控制流向标准单元sc11的晶体管的电流的量。
85.图4b和图4c是图4a的其他示例实施例，并且它们都是由图1的线a限定的区域的布局图。因此，将省略已经参考图4a给出的描述。
86.参照图4b，ic 31可以包括标准单元sc31和填充单元fc31。标准单元sc31可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第一宽度w1可以大于第二宽度w2(w1》w2)。
87.填充单元fc31可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。第三宽度w3可以等于第四宽度w4(w3＝w4)。
88.在本实施例中，第二宽度w2可以等于第四宽度w4(w2＝w4)。第二有源区rx2可以电连接到第四有源区rx4。第二有源区rx2和第四有源区rx4可以是相同类型的区域。例如，第二有源区rx2和第四有源区rx4可以是p型。
89.第一宽度w1可以大于第三宽度w3(w1》w3)。标准单元sc31可以包括第一倒锥形部分rt1。第一倒锥形部分rt1可以位于第一有源区rx1和第三有源区rx3之间。第一倒锥形部分rt1与第二有源区rx2之间的距离dr可以朝向填充单元fc31增大。第一倒锥形部分rt1的尺寸可以根据第一宽度w1和第三宽度w3而变化。
90.第一有源区rx1可以通过第一倒锥形部分rt1电连接到第三有源区rx3。例如，第一有源区rx1、第一倒锥形部分rt1和第三有源区rx3可以是n型。
91.参照图4c，ic 32可以包括标准单元sc32和填充单元fc32。在本实施例中，第一宽
度w1可以小于第二宽度w2(w1《w2)。第三宽度w3可以等于第四宽度w4(w3＝w4)。第一宽度w1可以等于第三宽度w3(w1＝w3)。
92.第一有源区rx1可以电连接到第三有源区rx3。第一有源区rx1和第三有源区rx3可以是相同类型的区域。例如，第一有源区rx1和第三有源区rx3可以是n型。
93.第二宽度w2可以大于第四宽度w4(w2》w4)。标准单元sc32可以包括第二倒锥形部分rt2。第二倒锥形部分rt2可以位于第二有源区rx2和第四有源区rx4之间。第二倒锥形部分rt2与第一有源区rx1之间的距离dr可以朝向填充单元fc32增大。第二倒锥形部分rt2的尺寸可以根据第二宽度w2和第四宽度w4而变化。
94.第二有源区rx2可以通过第二倒锥形部分rt2电连接到第四有源区rx4。例如，第二有源区rx2、第二倒锥形部分rt2和第四有源区rx4可以是p型。
95.图5a至图5c是均示出了根据本发明构思的示例实施例的包括倒锥形部分的标准单元和填充单元的布局图。具体地，图5a是图4a的另一示例实施例，并且将省略已经参考图4a给出的描述。
96.参照图5a，ic 40可以包括第一电源轨pr1和第二电源轨pr2。ic 40可以包括标准单元sc40和填充单元fc40。
97.标准单元sc40可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1和第二有源区rx2可以在第二方向y上彼此间隔开并在第一方向x上延伸。第一有源区rx1和第二有源区rx2可以彼此间隔开第一距离da。
98.填充单元fc40可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3和第四有源区rx4可以在第二方向y上彼此间隔开并在第一方向x上延伸。第三有源区rx3和第四有源区rx4可以彼此间隔开第二距离db。第一距离da可以等于第二距离db(da＝db)。
99.第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。在本实施例中，第一宽度w1可以大于第三宽度w3(w1》w3)，并且第二宽度w2可以大于第四宽度w4(w2》w4)。
100.标准单元sc40还可以包括第一倒锥形部分rt1和第二倒锥形部分rt2。第一倒锥形部分rt1与第二倒锥形部分rt2之间的距离drt可以是恒定的。第一倒锥形部分rt1与第二倒锥形部分rt2之间的距离drt可以等于第一距离da(drt＝da)。第一倒锥形部分t1与第二倒锥形部分rt2之间的距离drt可以等于第二距离db(drt＝db)。
101.图5b和图5c是图5a的其他示例实施例，并且它们都是由图1的线a限定的区域的布局图。因此，将省略已经参考图5a给出的描述。
102.参照图5b，ic 41可以包括标准单元sc41和填充单元fc41。标准单元sc41可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1可以具有第一宽度w1，并且第二有源区rx2可以具有第二宽度w2。第一宽度w1可以大于第二宽度w2(w1》w2)。
103.填充单元fc41可以包括第三有源区rx3和第四有源区rx4。第三有源区rx3可以具有第三宽度w3，并且第四有源区rx4可以具有第四宽度w4。第三宽度w3可以等于第四宽度w4(w3＝w4)。
104.在本实施例中，第二宽度w2可以等于第四宽度w4(w2＝w4)。第二有源区rx2可以电连接到第四有源区rx4。第二有源区rx2和第四有源区rx4可以是相同类型的区域。例如，第
二有源区rx2和第四有源区rx4可以是p型。
105.第一宽度w1可以大于第三宽度w3(w1》w3)。标准单元sc41还可以包括第一倒锥形部分rt1。第一倒锥形部分rt1可以位于第一有源区rx1和第三有源区rx3之间。第一倒锥形部分rt1与第二有源区rx2之间的距离dr可以是恒定的。
106.第一有源区rx1可以通过第一倒锥形部分rt1电连接到第三有源区rx3。第一倒锥形部分rt1可以是类型与第一有源区rx1的类型相同的区域。例如，第一有源区rx1、第一倒锥形部分rt1和第三有源区rx3可以是n型。
107.参照图5c，ic 42可以包括标准单元sc42和填充单元fc42。在本实施例中，第一宽度w1可以小于第二宽度w2(w1《w2)。第三宽度w3可以等于第四宽度w4(w3＝w4)。第一宽度w1可以等于第三宽度w3(w1＝w3)。
108.第一有源区rx1可以电连接到第三有源区rx3。第一有源区rx1和第三有源区rx3可以是相同类型的区域。例如，第一有源区rx1和第三有源区rx3可以是n型。
109.第二宽度w2可以大于第四宽度w4(w2》w4)。标准单元sc42可以包括第二倒锥形部分rt2。第二倒锥形部分rt2可以位于第二有源区rx2和第四有源区rx4之间。第二倒锥形部分rt2与第一有源区rx1之间的距离dr可以是恒定的。第二倒锥形部分rt2的面积可以根据第二宽度w2和第四宽度w4而变化。
110.第二有源区rx2可以通过第二倒锥形部分rt2电连接到第四有源区rx4。第二倒锥形部分rt2可以是类型与第二有源区rx2的类型相同的区域。例如，第二有源区rx2、第二倒锥形部分rt2和第四有源区rx4可以是p型。
111.图6是根据本发明构思的示例实施例的ic 100的布局图。具体地，图6是图2a至图2c的另一示例实施例。因此，将省略已经参考图2a给出的描述。
112.参照图6，ic 100可以包括第一电源轨pr1和第二电源轨pr2。第一电源轨pr1和第二电源轨pr2可以在第二方向y上彼此间隔开，并且它们都可以在第一方向x上延伸。
113.ic 100可以包括多个标准单元sc101至sc104(例如，第一标准单元sc101至第四标准单元sc104)和多个填充单元fc101至fc104(例如，第一填充单元fc101至第四填充单元fc104)。多个标准单元sc101至sc104可以在第一方向x上彼此间隔开。多个填充单元fc101至fc104中的每一者可以位于多个标准单元sc101至sc104中的一对标准单元之间。因此，多个标准单元sc101至sc104和多个填充单元fc101至fc104可以在第一方向x上彼此相邻地布置。
114.多个标准单元sc101至sc104均可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1和第二有源区rx2可以在第二方向y上彼此间隔开并在第一方向x上延伸。第一有源区rx1的宽度ws1可以等于第二有源区rx2的宽度ws2(ws1＝ws2)。
115.多个填充单元fc101至fc104可以包括第三有源区rx3至第六有源区rx6。多个填充单元fc101至fc104均可以包括第三有源区rx3至第六有源区rx6中的至少一者。例如，第一填充单元fc101可以包括第三有源区rx3和第四有源区rx4，第二填充单元fc102可以包括第四有源区rx4和第五有源区rx5，并且第三填充单元fc103可以包括第三有源区rx3和第六有源区rx6。
116.第三有源区rx3和第五有源区rx5可以是相同类型。第四有源区rx4和第六有源区rx6可以是相同类型。例如，第三有源区rx3和第五有源区rx5可以是p型，并且第四有源区
rx4和第六有源区rx6可以是n型。然而，其不限于此，第三有源区rx3和第五有源区rx5可以是n型，并且第四有源区rx4和第六有源区rx6可以是p型。第三有源区rx3的宽度wf1可以等于第四有源区rx4的宽度wf2(wf1＝wf2)，并且第五有源区rx5的宽度wf3可以等于第六有源区rx6的宽度wf4(wf3＝wf4)。第三有源区rx3的宽度wf1可以大于第五有源区rx5的宽度wf3(wf1》wf3)，并且第四有源区rx4的宽度wf2可以大于第六有源区rx6的宽度wf4(wf2》wf4)。第五有源区rx5的宽度wf3可以等于第一有源区rx1的宽度ws1(wf3＝ws1)。第六有源区rx6的宽度wf4可以等于第二有源区rx2的宽度ws2(wf4＝ws2)。宽度wf1至wf6可以是第二方向y上的宽度。
117.多个标准单元sc101至sc104中的至少一者可以包括第一锥形部分t1和第二锥形部分t2中的至少一者。例如，第一标准单元sc101可以包括第一锥形部分t1和第二锥形部分t2。第四标准单元sc104可以仅包括第一锥形部分t1。在本实施例中，第一锥形部分t1与第二锥形部分t2之间的距离可以朝向第一填充单元fc101至第四填充单元fc104减小。第一锥形部分t1和第二锥形部分t2可以与参考图2a至图2c描述的那些相同。
118.多个标准单元sc101至sc104可以根据需要包括第一锥形部分t1和第二锥形部分t2中的至少一者。因此，可以控制多个标准单元sc101至sc104中的每一者的电特性。在本实施例中，通过使用图2a至图2c的实施例来构造ic 100，但ic 100不限于此。另外，还可以通过使用图4a至图4c的实施例来构造包括倒锥形部分的ic。
119.多个标准单元sc101至sc104均可以包括多个栅极端子gt。多个栅极端子gt可以在第一方向x上彼此间隔开，并且多个栅极端子gt中的每一者可以在第二方向y上纵长地延伸。因此，多个栅极端子gt可以与第一有源区rx1和第二有源区rx2部分地交叠。多个栅极端子gt可以具有与ic100中包括的晶体管的栅极端对应的结构。多个栅极端子gt可以位于第一电源轨pr1和第二电源轨pr2下方。多个标准单元sc101至sc104均可以包括不同数目的栅极端子gt。所包括的栅极端子gt的数目可以根据标准单元的长度(例如，图1的长度l1、l3和l5)而变化。例如，第一标准单元sc101可以包括一个栅电极gt，并且第二标准单元sc102可以包括两个栅电极gt。
120.在本发明构思中，晶体管可以在下面被描述为全环绕栅极fet(gaafet)，但可以具有任意结构。例如，晶体管可以包括由彼此平行延伸的多个纳米片和栅电极形成的多桥沟道fet(mbcfet)。晶体管还可以包括forkfet，在forkfet中，通过用电介质壁将用于p型晶体管的纳米片与用于n型晶体管的纳米片分开，n型晶体管和p型晶体管具有更紧密的结构。晶体管还可以包括垂直fet(vfet)，垂直fet包括围绕在z轴方向上彼此间隔开的源极/漏极区的栅电极以及沟道区。晶体管还可以包括由以鳍和栅电极的形式延伸的有源图案形成的鳍式场效应晶体管(finfet)。晶体管不仅可以包括诸如互补型fet(cfet)、负fet(ncfet)、碳纳米管(cnt)fet的fet，而且包括双极结型晶体管、其他三维晶体管。下面将参考图7详细描述晶体管。
121.ic 100可以包括形成在多个标准单元sc101至sc104与多个填充单元fc101至fc104之间的边界处的多个扩散中断(diffusion break)db。扩散区域和/或鳍可以通过多个扩散中断db在彼此相邻的单元之间分开。可以用绝缘体填充多个扩散中断db。在标准单元和填充单元之间发生的效应例如局部布局效应(lle)可以因多个扩散中断db而减小。在本实施例中，多个扩散中断db被表示为由邻近的标准单元和填充单元共享，但可以被包括
在任一个单元中。此外，多个扩散中断db被示出为在第二方向y上具有与多个标准单元sc101至sc104和多个填充单元fc101至fc104的高度相同的高度，但在一些实施例中，可以在第二方向y上具有比多个标准单元sc101至sc104的高度小的高度，并可以作为与第一有源区rx1至第六有源区rx6中的每一者对应的部分不连续地分开。
122.ic 100可以包括与多个标准单元sc101至sc104中的每一者中包括的晶体管连接的接触ct。接触ct可以连接到多个标准单元sc101至sc104的第一有源区rx1和第二有源区rx2以及第一锥形部分t1和第二锥形部分t2。多个填充单元fc101至fc104中的一些填充单元可以包括接触ct。根据需要，在多个填充单元fc101至fc104中，可以不形成接触ct。例如，第一填充单元fc101可以包括接触ct，并且第四填充单元fc104可以不包括接触ct。接触ct可以连接到多个填充单元fc101至fc104的第三有源区rx3至第六有源区rx6。接触ct可以连接到晶体管或第一有源区rx1至第六有源区rx6，以传输电信号。接触ct可以包括金属材料。
123.图7是沿着图6的线a-a'和线b-b'截取的ic 100的截面图。具体地，图7是用于说明在图6的多个标准单元sc101至sc104中形成的晶体管的截面图。图6的多个标准单元sc101至sc104可以包括全环绕栅极晶体管，并且具体地，可以包括多桥沟道晶体管200。本实施例涉及包括多桥沟道晶体管200的ic，并且将省略对图6的第一电源轨pr1和第二电源轨pr2的描述。
124.参照图7，多桥沟道晶体管200可以包括从衬底202突出并在第二方向y上纵长地延伸的多个鳍型有源区fa以及在与多个鳍型有源区fa的上表面204分开的位置处面对多个鳍型有源区fa的上表面204的多个纳米片堆叠结构nss。多个鳍型有源区fa可以参考图6的第一有源区rx1和第二有源区rx2。
125.限定多个鳍型有源区fa的沟槽t可以形成在衬底202中。衬底202可包括导电区域，例如，掺杂有杂质的阱或掺杂有杂质的结构。可以用浅沟槽隔离(sti)膜214填充沟槽t。sti膜214可以包括绝缘材料。多个鳍型有源区fa的上表面204的高度可以与sti膜214的上表面相同或相近。例如，多个鳍型有源区fa的上表面204可以与sti膜214的上表面共面。
126.多个纳米片堆叠结构nss可以与多个鳍型有源区fa的上表面204间隔开。多个纳米片堆叠结构nss可以包括平行于多个鳍型有源区fa的上表面204延伸的纳米片n1、n2和n3。纳米片n1、n2和n3可以顺序地堆叠在多个鳍型有源区fa的上表面204上，并且均可以具有沟道区。在本实施例中，示出了其中在一个鳍型有源区fa上形成纳米片n1、n2和n3以及多个栅电极250并且在多个纳米片堆叠结构nss上堆叠三个纳米片n1、n2和n3的构造，但本发明构思不限于此。虽然示出了纳米片堆叠结构nss的平面形状具有近似矩形形状的情况，但本发明构思不限于此，并且纳米片堆叠结构nss可以根据鳍型有源区fa的平面形状和多个栅电极250的平面形状具有各种平面形状。纳米片n1、n2和n3可以包括与衬底202的材料相同的材料。多个栅电极250可以参考图6的栅电极gt。
127.在多个鳍型有源区fa上，多个栅电极250可以在与第一方向x交叉的第二方向y上纵长地延伸。多个栅电极250中的每一者可以覆盖纳米片堆叠结构nss，并包围多个纳米片堆叠结构nss的至少一部分。多个栅电极250均可以包括覆盖纳米片堆叠结构nss的上表面的主栅极部分250m以及形成在鳍型有源区fa与纳米片n1、n2和n3之间的多个子栅极部分250s。多个主栅极部分250m和多个子栅极部分250s可以彼此连接。多个子栅极部分250s中的每一者的厚度可以小于主栅极部分250m的厚度。
128.栅极电介质膜245可以形成在纳米片堆叠结构nss和栅电极250之间。层间绝缘膜274可以形成在栅电极250上。
129.此后，源极/漏极区260可以形成在鳍型有源区fa中。源极/漏极区sd可以连接到彼此相邻的纳米片n1、n2和n3中的每一者的一端。覆盖栅电极250的侧壁的绝缘衬垫234、位于绝缘衬垫234上的第一绝缘间隔物236和位于第一绝缘间隔物236上的保护膜238可以形成在纳米片堆叠结构nss上。绝缘衬垫234、第一绝缘间隔物236和保护膜238可以覆盖主栅极部分250m的侧壁。在另一实施例中，可以省略保护膜238。
130.可以形成覆盖多个子栅极部分250s中的至少一些的侧壁的第二绝缘间隔物240。第二绝缘间隔物240可以位于纳米片n1、n2和n3之间。第二绝缘间隔物240可以位于子栅极部分250s和源极/漏极区sd之间。
131.子栅极部分250s的最接近鳍型有源区fa的两个侧壁可以被覆盖鳍型有源区fa的上表面204的缓冲半导体层206覆盖。缓冲半导体层206可以包括与鳍型有源区fa的材料不同的材料。
132.接触插塞290可以连接到源极/漏极区sd。接触插塞290可以穿过层间绝缘膜274和保护膜238，以连接到源极/漏极区sd。
133.图8是根据本发明构思的示例实施例的ic 300的布局图。具体地，图8是图6的另一示例实施例。因此，将省略已经参考图6给出的描述。
134.参照图8，ic 300可以包括多个标准单元sc201至sc204(例如，第一标准单元sc201至第四标准单元sc204)以及多个填充单元fc201至fc204(例如，第一填充单元fc201至第四填充单元fc204)。
135.多个标准单元sc201至sc204均可以包括第一有源区rx1和第二有源区rx2。第一有源区rx1与第一电源轨pr1之间的距离d1可以等于第二有源区rx2与第二电源轨pr2之间的距离d2(d1＝d2)。
136.多个填充单元fc201至fc204可以包括第三有源区rx3至第六有源区rx6中的至少一者。因此，形成多个填充单元fc201至fc204中的每一者的有源区可以彼此不同。例如，第一填充单元fc201可以包括第三有源区rx3和第四有源区rx4，并且第二填充单元fc202可以包括第三有源区rx3和第六有源区rx6。
137.多个标准单元sc201至sc204中的至少一者可以包括第一锥形部分t1和/或第二锥形部分t2。例如，第一标准单元sc201可以包括第一锥形部分t1和第二锥形部分t2。例如，第四标准单元sc204可以仅在p型区中包括锥形部分。第一标准单元sc201的第一锥形部分t1和第二锥形部分t2之间的距离dt可以是恒定的。第一锥形部分t1与第二锥形部分t2之间的距离dt可以等于第一有源区rx1与第二有源区rx2之间的距离da。第一锥形部分t1和第二锥形部分t2可以与参考图3a至图3c描述的那些相同。
138.在本实施例中，ic 300通过使用图3a至图3c的实施例来构造，但不限于此。因此，可以通过组合图2a至图5c的实施例来构造ic。例如，还可以通过使用图5a至图5c的实施例来构造包括倒锥形部分的ic。
139.图9是示出了根据本发明构思的示例实施例的制造ic的方法的流程图。
140.参照图9，标准单元库d12可以包括关于第一标准单元sc1至第六标准单元sc6的信息。例如，标准单元库d12可以包括标准单元的功能信息、特性信息和布局信息。在本实施例
中，标准单元库d12可以包括限定标准单元的布局的数据d12_1、d12_2等。标准单元可以具有符合预定规范的结构。
141.在操作s10中，可以执行从寄存器传输级(rtl)数据d11生成网表数据d13的逻辑合成操作。例如，半导体设计工具可以参考标准单元库d12，以从以硬件描述语言(hdl)写入的rtl数据d11执行逻辑合成，由此生成包括比特流或网表的网表数据d13。hdl可以包括vhsic硬件描述语言(vhdl)、verilog等。标准单元库d12可以包括诸如标准单元的高度、标准单元中包括的引脚的数目、对应于标准单元的轨道的数目等信息。在逻辑合成操作中，可以通过参考标准单元库d12的信息将标准单元包括在ic中。
142.在操作s20中，可以执行从网表数据d13生成布局数据d14的布局布线(p&r)操作。操作s20即p&r操作可以包括操作s21、s22和s23。
143.在操作s21中，可以执行布置标准单元的操作。例如，半导体工具(例如，p&r工具)可以通过参考标准单元库d12，根据网表数据d13布置多个标准单元。多个标准单元可以布置在第一行r1和第二行r2中，如参考图1描述的。多个标准单元可以均占据不同的区域。多个标准单元中的至少一者可以包括锥形部分或倒锥形部分，如图2a至图5c中所示。
144.在操作s22中，可以执行产生互连的操作。标准单元的输出引脚和输入引脚可以通过产生互连的操作彼此电连接。标准单元可以包括至少一个通路。
145.在操作s23中，可以执行生成布局数据d14的操作。布局数据d14可以包括单元和互连的几何信息。布局数据d14可以具有诸如图形设计系统ii(gdsii)的格式。
146.在操作s30中，可以通过对布局数据d14执行光学邻近校正(opc)来确定掩模上的图案。例如，可以通过校正布局数据d14中因光特性引起的诸如折射的失真现象来形成具有期望形状的图案。在一些实施例中，在操作s30中，ic的布局可以被限制地修改。因此，ic的结构可以被优化。操作s30可以被称为设计抛光。
147.在操作s40中，可以执行制造掩模的操作。可以制造至少一个掩模以形成在操作s30中确定的图案。掩模可以包括光掩模。
148.在操作s50中，可以执行制造ic的操作。例如，可以通过使用在操作s40中制造的至少一个掩模对多个层进行图案化来制造ic。如图9中所示，操作s50可以包括操作s51和s52。
149.在操作s51中，可以执行前道工序(feol)操作。feol操作可以被称为在衬底上形成各个器件的操作。各个器件可以包括晶体管、电容器、电阻器等。feol操作可以包括使晶片平坦化的操作、清洁晶片的操作、形成沟槽的操作、形成阱的操作、形成栅极线的操作、形成源极和漏极的操作等。
150.在操作s52中，可以执行后道工序(beol)操作。beol操作可以被称为将各个器件互连的操作。例如，beol操作可以包括对栅极、源极和漏极区执行硅化的操作、添加电介质的操作、执行平坦化的操作、形成孔的操作、添加金属层的操作、形成通路的操作、形成钝化层的操作等。
151.在执行操作s52之后，封装的ic可以在各种应用中用作组件。
152.图10是根据本发明构思的示例实施例的片上系统(soc)400的框图。soc 400是半导体器件，并可以包括根据本发明构思的示例实施例的ic。soc400在单个芯片上实现诸如执行各种功能的知识产权(ip)的复杂功能块，并且根据本发明构思的示例实施例布置的有源区、标准单元和电源轨可以被包括在soc 400的各功能块中。
153.参照图10，soc 400可以包括调制解调器402、显示器控制器403、存储器404、外部存储器控制器405、中央处理单元(cpu)406、事务单元407、电源管理ic(pmic)408和图形处理单元(gpu)409，并且soc 400的各功能块可以通过系统总线401彼此通信。
154.可以控制soc 400的所有操作的cpu 406可以控制诸如调制解调器402、显示器控制器403、存储器404、外部存储器控制器405、事务单元407、pmic408和gpu 409的其他功能块的操作。调制解调器402可以解调从soc 400外部接收到的信号或者解调在soc 400的内部生成的信号，由此将解调后的信号发送到外部。外部存储器控制器405可以控制向/从连接到soc 400的外部存储器件发送/接收数据的操作。例如，在外部存储器控制器405的控制下，存储在外部存储器件中的程序和/或数据可以被提供到cpu 406或gpu 409。gpu 409可以执行与图形处理相关的程序指令。gpu 409可以通过外部存储器控制器405接收图形数据，并可以通过外部存储器控制器405将由gpu 409处理的图形数据发送到soc 400的外部。事务单元407可以监视各功能块的数据事务，并且pmic 408可以根据事务单元407的控制来控制供应到各功能块的电力。显示器控制器403可以通过控制soc 400外部的显示器(或显示装置)将在soc 400内部生成的数据发送到显示器。
155.存储器404可以包括作为非易失性存储器的电可擦除可编程只读存储器(eeprom)、闪存、相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、纳米浮栅存储器(nfgm)、聚合物随机存取存储器(poram)、磁随机存取存储器(mram)、铁电随机存取存储器(fram)等，并包括作为易失性存储器的动态随机存取存储器(dram)、静态随机存取存储器(sram)、移动dram、双数据速率同步动态随机存取存储器(ddrsdram)、低功率ddr(lpddr)sdram、图形ddr(gddr)sdram、总线动态随机存取存储器(rram)等。
156.图11是根据本发明构思的示例实施例的包括存储程序的存储器的计算系统500的框图。可以在计算系统500中执行根据本发明构思的示例实施例的制造ic的方法(例如，图9的方法)中包括的至少一些操作。
157.计算系统500可以是诸如台式计算机、工作站、服务器等的固定计算系统，或者是诸如膝上型计算机的便携式计算系统。如图11中所示，计算系统500可以包括处理器501、输入/输出(i/o)装置502、网络接口503、随机存取存储器(ram)504、只读存储器(rom)505和存储装置506。处理器501、i/o装置502、网络接口503、ram 504、rom 505和存储装置506可以连接到总线507，并可以通过总线507彼此通信。
158.处理器501可以被称为处理单元，并可以包括能够执行任意指令集(例如，intel architecture-32(ia-32)、64位扩展ia-32、x86-64、powerpc、sparc、mips、arm、ia-64等)的至少一个核，例如，微处理器、应用处理器(ap)、数字信号处理器(dsp)和gpu。例如，处理器501可以通过总线507访问存储器，例如，ram 504或rom 505，并可以执行存储在ram 504或rom505中的指令。
159.根据本发明构思的示例实施例，ram 504可以存储用于制造ic的程序504_1或其至少一部分，并且程序504_1可以使处理器501执行制造ic的方法中包括的至少一些操作以及设计ic的方法中包括的操作。例如，程序504_1可以包括可由处理器501执行的多个指令，并且程序504_1中包括的多个指令可以使处理器501执行例如在以上参考图9描述的流程图中包括的至少一些操作。
160.即使当向计算系统500供应的电力被切断时，存储装置506也不会丢失所存储的数
据。例如，存储装置506可以包括非易失性存储装置，并可以包括诸如磁带、光盘或磁盘的存储介质。另外，存储装置506可以是从计算系统500可移除的。根据本发明构思的示例实施例，存储装置506可以存储程序504_1，并且在程序504_1由处理器501执行之前，程序504_1或其至少一部分可以从存储装置506加载到ram 504中。或者，存储装置506可以存储以程序语言写入的文件，并且由编译器等生成的程序504_1或其至少一部分可以从该文件加载到ram 504中。另外，存储装置506可以存储数据库506_1，并且数据库506_1可以包括设计ic所需的信息，例如，图9的标准单元库d12。
161.存储装置506可以存储将由处理器501处理的数据或由处理器501处理的数据。例如，处理器501可以通过根据程序504_1处理存储在存储装置506中的数据来生成数据，并还可以将所生成的数据存储在存储装置506中。例如，存储装置506可以存储图9的rtl数据d11、网表数据d13和/或布局数据d14。
162.i/o装置502可以包括诸如键盘、指示装置等的输入装置，并可以包括诸如显示装置、打印机等的输出装置。例如，用户可以通过i/o装置502触发处理器501执行程序504_1，输入图9的rtl数据d11和/或网表数据d13，并检查图9的布局数据d14。
163.网络接口503可以提供对计算系统500外部的网络的访问。例如，网络可以包括多个计算系统和通信链路，并且通信链路可以包括有线链路、光学链路、无线链路或任何其他类型的链路。
164.虽然已经参考本发明构思的实施例具体示出和描述了本发明构思，但不脱离随附权利要求的精神和范围的情况下，可在在本文中进行形式和细节上的各种改变。