具有全局布线通道的集成电路芯片及专用集成电路的制作方法
【技术领域】
[0001]本发明大体上涉及专用集成电路，且更具体来说，本发明针对专用集成电路中的全局布线通道。
【背景技术】
[0002]专用集成电路为可针对特定用途或应用定制的集成电路。在半导体设计中，数字标准单元为用于设计具有数字逻辑功能的专用集成电路的建构块。
[0003]需要专用集成电路中的标准单元之间的全局布线来使逻辑功能完整。为增大遍及整个芯片布线的可行性，有时需要专用集成电路的标准单元之间的全局布线通道，对于具有较少金属布线层的那些微芯片尤其如此。然而，全局布线通道可由于由全局布线通道占据的芯片占用面积而降低专用集成电路中的标准单元的填充比。低填充比可提出半导体设计中的严峻挑战，例如(举例来说)增加的芯片大小、较高的成本及较低的电路速度。
【发明内容】
[0004]在一个方面中，本申请案涉及一种集成电路芯片。所述集成电路芯片包括:布置在半导体层中的多个互补金属氧化物(CMOS)集成电路单元，其中CMOS集成电路单元中的每一者包含安置在所述半导体层中的第一及第二有源区，其中所述第一有源区以具有第一极性的掺杂剂掺杂且其中所述第二有源区以具有第二极性的掺杂剂掺杂；第一电力轨，其包含在安置在所述半导体层上的金属层中且接近于CMOS集成电路单元的所述第一有源区沿着CMOS集成电路单元的边界而布线；第二电力轨，其包含在安置在所述半导体层上的所述金属层中且在CMOS集成电路单元的第二有源区上布线；以及全局布线通道，其包含在所述半导体层上的所述金属层中且在CMOS集成电路单元的第二有源区上布线，使得所述第二电力轨在所述全局布线通道与所述第一电力轨之间安置在金属层中，其中所述全局布线通道耦合在CMOS集成电路单元之间以在所述集成电路芯片中将所述CMOS集成电路单元全局地親合在一起。
[0005]在另一方面中，本申请案涉及一种专用集成电路。所述专用集成电路包括:多个标准单元，其包含布置在半导体层中的多个晶体管，其中所述标准单元中的每一者包含安置在所述半导体层中的第一及第二有源区，其中所述第一有源区以具有第一极性的掺杂剂掺杂，且其中所述第二有源区以具有第二极性的掺杂剂掺杂；第一电力轨，其包含在安置在所述半导体层上的金属层中且接近于所述标准单元的第一有源区沿着所述标准单元的边界而布线；第二电力轨，其包含在安置在所述半导体层上的金属层中且在所述标准单元的第二有源区上布线；以及全局布线通道，其包含在所述半导体层上的金属层中且在所述标准单元的第二有源区上布线，使得所述第二电力轨在所述全局布线通道与所述第一电力轨之间安置在金属层中，其中所述全局布线通道耦合在标准单元之间以在所述专用集成电路中将所述标准单元全局地親合在一起。
【附图说明】
[0006]参考下图描述本发明的非限制性及非详尽实施例，其中除非另有指示，否则相同参考数字在各视图中指代相同部件。
[0007]图1为说明具有专有集成电路的标准单元的集成电路芯片的实例的图。
[0008]图2为说明集成电路芯片的实例的图，其中全局布线通道将专用集成电路的标准单元親合在一起。
[0009]图3为说明根据本发明的教示的集成电路芯片的实例，其中全局布线通道将专用集成电路的标准单元親合在一起。
[0010]对应的参考字符贯穿图式的若干视图指示对应组件。所属领域的技术人员将了解，图中的元件是出于简化及清楚目的而说明且不一定是按比例绘制。举例来说，图中的元件中的一些的尺寸可能相对于其它元件被夸大以帮助改善对本发明的各种实施例的理解。并且，通常未描绘在可商用实施例中有用且有必要的常见而容易理解的元件以促进对本发明的这些各种实施例的较不受妨碍的检视。
【具体实施方式】
[0011]在以下描述中，陈述许多具体细节以提供对本发明的透彻理解。然而，所属领域的一般技术人员将认识到，不需要使用所述具体细节来实践本发明。在其它情况中，未详细描述众所周知的材料或方法以避免模糊本发明。
[0012]贯穿本说明书的对“一个实施例”、“一实施例”、“一个实例”或“一实例”的参考意味着结合所述实施例描述的特定特征、结构或特性包含在本发明的至少一个实施例中。因此，短语“在一个实施例中”、“在一实施例中”、“一个实例”或“一实例”在贯穿本说明书各处的出现不一定全都指代相同实施例或实例。此外，在一或多个实施例或实例中，特定特征、结构或特性可以任何合适组合及/子组合而组合。特定特征、结构或特性可包含在集成电路、电子电路、组合逻辑电路或提供所描述的功能性的其它合适组件中。此外，应了解，本文中提供的图是出于向所属领域的一般技术人员解释的目的，且图式不一定是按比例绘制。
[0013]如将论述，揭示一种实例集成电路芯片，其包含布置在半导体层中的专用集成电路的多个标准互补金属氧化物半导体(CMOS)集成电路单元。在一个实例中，标准CMOS集成电路单元中的每一者包含安置在半导体层中的N型掺杂金属氧化物半导体(NMOS)有源区及P型金属氧化物半导体(PMOS)有源区。在一个实例中，接地电力轨包含在安置在半导体层上的金属层中且接近于标准CMOS集成电路单元的NMOS有源区沿着标准CMOS集成电路单元的边界而布线。在所述实例中，VDD电力轨包含在安置在半导体层上的金属层中且在标准CMOS集成电路单元的PMOS有源区上布线。在所述实例中，全局布线通道包含在所述半导体层上的金属层中且在CMOS集成电路单元的PMOS有源区上布线，使得VDD电力轨在全局布线通道与接地电力轨之间安置在金属层中。在所述实例中，全局布线通道耦合在标准CMOS集成电路单元之间以在集成电路芯片中将CMOS集成电路单元全局地耦合在一起。
[0014]为进行说明，图1为说明根据本发明的教示的专用集成电路的CMOS集成电路芯片100的一个实例的图，其中专用集成电路的标准CMOS集成电路单元并排布置以提高填充比。如图1中展示，多个标准单元102、104、106、108及110布置在集成电路芯片100的半导体层中。每一标准单元包含相应的第一有源区122及相应的第二有源区124。在所述实例中，第一有源区122以具有第一极性的掺杂剂掺杂，且第二有源区124以具有第二极性的掺杂剂掺杂。在一个实例中，第一极性掺杂剂为N型掺杂剂，且第二极性掺杂剂为P型掺杂剂，使得第一有源区122为NMOS有源区且第二有源区124为PMOS有源区。图1还展示局部布线元件120 (其安置在半导体层上的金属层中)耦合到每一标准单元102、104、106、108及110以将电路元件(例如(举例来说)包含在专用集成电路的每一标准单元102、104、106及108中的实例晶体管114)耦合在一起。
[0015]如图1中所展示，根据本发明的教示，布置在标准单元的同一行中的标准单元102、104、106及108并排放置在集成电路芯片100的半导体层中以具有最高的填充比。标准单元102的NMOS有源区122的边界接近于标准单元110的相应NMOS有源区122的边界。当这样做时，包含在安置在半导体层上的金属层中的接地电力轨116可接近于标准单元110的NMOS有源区122沿着标准单元102、104、106及108的边界而布线。
[0016]类似地，VDD电力轨118沿着标准单元102、104、106及108的PMOS有源区124的边界而布线，且标准单元的PMOS有源区124布置在上方的行(未展示)中。然而，应注意，通过如图1中所展示般并排布置标准单元102、104、106及108，不存在供全局布线通道将标准单元102、104、106、108及110耦合在一起的空间。
[0017]图2为说明根据本发明的教示的集成电路芯片的实例的图，其中全局布线通道将专用集成电路的标准CMOS集成电路单元耦合在一起，其中标准单元并排布置以提高填充比。如图2中展示，多个标准单元202、204、206及210布置在集成电路芯片200的半导体层中。每一标准单元包含相应的第一有源区222及相应的第二有源区224。在所述实例中，第一有源区222以具有第一极性的掺杂剂掺杂，且第二有源区224以具有第二极性的掺杂剂掺杂。在一个实例中，所述第一极性掺杂剂为N型掺杂剂且第二极性掺杂剂为P型掺杂剂，使得第一有源区222为NMOS有源区且第二有源区224为PMOS有源区。图2还展示局部布线元件220(其安置在半导体层上的金属层中)耦合到每一标准单元202、204、206及208以将电路元件(例如(举例来说)包含在专用集成电路的每一标准单元202、204、206及208中的实例晶体管214)耦合在一起。
[0018]如图2中展示，布置在标准单元的同一行中的标准单元202、204、206及208并排放置在集成电路芯片200的半导体层中以具有高填充比。标准单元202的NMOS有源区222的边界接近于标准单元210的NMOS有源区222的边界。当这样做时，包含在安置在半导体层上的金属层中的接地电力轨216可接近于标准单元210的相应NMOS有源区222沿着标准单元202、204、206及208的边界而布线。类似地，包含在安置在半导体层上的金属层中的VDD电力轨218可沿着标准单元202、204、206及208的边界而布线。
[0019]如图2的实例中所展示，全局布线通道226插入在VDD电力轨218之间以在集成电路200的专用集成电路的标准单元之间提供至少一些全局布线。然而，应注意，通过如图2中所展示般在标准单元之间提供全局布线通道226，集成电路200中的标准单元202、204、206、208及210的填充比归因于由全局布线通道226占据的额外芯片占用面积而减小。因此，集成电路芯片200的大小及成本不合意地增加，且集成电路芯片200中的电路的时钟频率不合意地降低。
[0020]图3为说明根据本发明的教示的集成电路芯片300的另一实例的图，其中全局布线通道将专用集成电路的标准单元耦合在一起。根据本发明的教示的集成电路300的实例解决在图1到2中的以上实例中说明的提供全局布线通道与增大填充比之间的取舍。明确地说，图3中说明的实例展示布置在集成电路芯片300的半导体层中的多个标准单元302、304、306、308、310及312。每一标准单元包