复合电路元件的布局的制作方法
【专利说明】复合电路元件的布局
[0001]相关申请的交叉引用
[0002]本申请是在美国的35U.S.C.§ 119(e)于2014年2月7日提交的、标题为“LAYOUTOF COMPOSITE CIRCUIT ELEMENTS”的临时申请61/937，094并请求其权益，其全部公开内容通过引用并入本文。
技术领域
[0003]所公开的技术涉及到电子，并且更具体地，涉及在集成电路上的电路元件的物理布局。
【背景技术】
[0004]集成电路可以被封装在模塑化合物(诸如，塑料)中。显著应力可通过集成电路的封装被施加到集成电路的电子电路。该应力可由于例如温度和/或湿度发生变化。因此，校准以除去封装后的误差可无法充分补偿由于电子电路的工作条件导致的应力。施加到电子电路的应力可影响电气特性和/或电子电路的性能。但是，用于补偿由集成电路的封装应用于电子电路的机械应力的之前尝试并没有完全补偿这种应力。
[0005]因此，有必要在存在施加到集成电路的应力的情况下改进电子电路的性能。
【发明内容】
[0006]本公开的一个方面是一种装置，包括:在集成电路上的第一组电路元件，和在同一集成电路上的第二组电路元件。第一组电路元件被布置在围绕中心点的二维栅格。第一组电路元件被配置为用作具有第一区域的第一复合电路元件。第二组电路元件被布置围绕同一中心点。第二组电路元件被配置为具有第二区域的第二复合电路元件。所述第二组电路元件包括从中心点间隔近似相同距离的四个电路元件。第二组电路元件中的四个电路元件的每个在至少一个维度是离开栅格的。在包括第一组电路元件和第二组电路元件的相同集成电路上的电路被配置成基于所述第一区域到所述第二区域的比率操作，其中，第一区域比第二区域至少大2倍。
[0007]本公开的另一个方面是在单个集成电路上包括晶体管结构的装置。晶体管的装置包括第一组晶体管、第二组晶体管和一个或多个虚设晶体管。第一组晶体管被布置成围绕中心点并配置为用作具有第一区域的第一复合晶体管。第二组晶体管布置围绕同一中心点并配置为用作具有第二区域的第二复合晶体管。第一区域至少两倍于第二区域。第一和第二组晶体管被布置成围绕所述一个或多个虚设晶体管的整个周边。
[0008]但本公开的另一个方面是一种形成集成电路的方法。该方法包括:在布置围绕中心点的集成电路上形成第一组晶体管，其中第一组晶体管被配置为用作具有第一区域的第一复合晶体管。该方法进一步包括:在围绕同一中心点电路布置的相同集成电路上形成第二组晶体管，其中第二组的四个晶体管近似与中心点的距离相同。第二组晶体管被配置为用作具有第二区域的第二复合晶体管，并且所述第一区域至少近似比所述第二区域大2倍。该方法进一步包括:在同一集成电路上的交叉图案中形成虚设晶体管。围绕虚设晶体管的周边形成第一和第二组晶体管，以及虚设晶体管中的一个被布置在第一和第二组晶体管的排列的中心点上。
[0009]为了总结本发明，已在本文中描述发明的某些方面、优点和的新颖性特征。但是应该理解，不一定所有这些优点可以按照任何本发明的特定实施例来实现。因此，本发明可以实现或优化本文所教导一个优点或一组优点的方式实施或执行，而不一定实现如本文可教导或所建议的其他优点。
【附图说明】
[0010]图1是集成电路封装的一部分的示意性侧剖视图，其中，成型材料向集成电路管芯适用空间上改变的力。
[0011]图2是示例性带隙基准电路的示意图。
[0012]图3是包括图2的带隙电路的集成电路封装的示意性侧剖视图。
[0013]图4是根据一个实施例的电路元件的布局的图。
[0014]图5是根据一个实施例具有包括虚设电路元件的电路元件的布局的集成电路的一部分的图。
[0015]图6是根据另一实施例的电路元件的布局的图。
【具体实施方式】
[0016]某些实施例的以下详细描述中提出了具体实施例的各种描述。然而，在此描述的创新可以体现在许多不同的方式，例如，如权利要求书所定义和涵盖的。在本说明书中，参考了附图，其中类似的附图标记可以指示相同或功能相似的元件。应该理解，图中所示的元件不一定按比例绘制。
[0017]如上所述，在塑料中封装的集成电路可以体验显著的机械应力。这种机械应力可是由于(除其他事项外)由于湿气吸收的包装材料的变化扩张的和/或包装材料膨胀的温度系数差异。机械应力可以例如随着时间、温度、湿度或它们的任意组合变化。半导体晶体上产生的应力可引起半导体材料的电气特性的变化。因此，机械应力可对于具有半导体晶体的外延半导体结构产生问题。在一个实例中，所产生的应力可导致由带隙基准电路产生的带隙电压的变化。
[0018]图1是集成电路封装的一部分的侧剖视图，其中包括塑料材料2和填料粒子3的成形材料I向集成电路(IC)5应用空间上变化的力。该IC5可以包括各种类型的电路。IC5的电路可包括对外力或应力敏感的一个或多个敏感的电子电路，诸如带隙基准电路10。虽然带隙参考电路10被示意性地示出在图1中，但应当理解，带隙参考电路10可以从IC5的一层或多层形成。虽然本公开内容的特征可参考带隙基准电路10进行说明，用于说明的目的，本文所描述的原理和优点可应用于各种其它电路，诸如正比于绝对温度(PTAT)电路、电压参考电路或基于不是1:1的电路元件的精确比率操作的其它电路。这些电路可以对于包装应力是特别敏感的，因为它们是为了输出精确的绝对电压，以供其他电路参考。
[0019]IC 5的电路的操作条件可以由于时间、温度、湿度或其它操作条件变化。在操作条件下的这种变化可导致对IC 5的机械应力。电路可被校准以在封装后去除误差。然而，在某些情况下，这些变化可以在校准之后具有显著影响。因此，存在需要以补偿在校准之后可发生的跨集成电路的机械应变。典型的集成电路封装(其中，集成电路5被封装在塑料成型化合物I中)的力学模型表明，整个IC 5的应力变化可以由二阶函数精确模拟。因此，希望电路元件的布局补偿封装在塑料成型化合物I中的整个集成电路5的机械应变产生的一阶和二阶效应。这种布局可以补偿在校准之前和/或之后在IC 5上存在的机械应力5。
[0020]一些线性元件(诸如，放大器和转换器)可被设计为通过依赖于指定比率(诸如，
I:1)的元件匹配耐受绝对电变化。然而，在某些电路(诸如，带隙基准电路10)中，稳定的电路操作可取决于保持电路元件的尺寸的精确比率除了 1:1，诸如8:1。不是1:1的匹配精确比率是具有挑战性的，尤其是当解决由于横跨IC 5的机械应变的二阶效应时。PTAT电路(诸如，电压参考电路)可用来匹配电路元件的精确比率是除了 1:1。PTAT电路的一个例子是带隙参考电路10。
[0021]如图1所示，成形材料I可被设置在IC 5和带隙基准电路10上。图1的成型材料I可以包括塑料材料2和分散于整个塑料材料2的填料颗粒3。塑料材料2可以包括环氧树脂或其它合适的基材。颗粒3可以包括二氧化硅。在一些应用中，这样的颗粒3分数在整个塑料材料2以降低模塑料I和IC5之间的热不匹配，其主要由硅或其他合适的半导体材料形成。例如，在一些模塑化合物I中，颗粒3可占模塑料I的约80%至约90%，以及塑料材料2可占模塑料I的约10%至约20%。颗粒3可以具有不同的尺寸，如图1示意性示出。例如，二氧化硅颗粒的尺寸范围可以从约I微米至约50微米，并且在一些情况下，从约I微米至约100微米。通过在成型材料I中分散大量的二氧化硅，可以降低膨胀成型材料I的温度系数。调节膨胀的温度系数可以降低模塑料I和IC模5之间的界面附近的热应力之间的差，其可在成型温度和操作温度产生。降低该热诱导应力的差异可以提高在IC5上电路的性