能。
[0022]但是，由于吸水膨润和在模制化合物I中存在颗粒3，模制化合物I的变化可以在IC 5和模制化合物I的界面在IC 5的顶面诱发空间上变化的施加力Fa。例如，颗粒3可以具有基本上随机变化的尺寸，以及颗粒3可以实质上随机分布在整个模制化合物I。在封装集成电路的寿命期间的不同时间，水分含量、温度、和/或模制化合物I的其它环境条件预期将发生变化。在制造、组装或由最终用户使用过程中，不同量的水分可通过模制化合物I吸收。作为一个例子，在组装过程中，工厂的湿度可以被控制，但在最终用户使用期间，如果包装被集成在暴露在大气中的电子系统中，湿度可增加。因为模制化合物I是特别吸湿的，吸湿可引起在模制化合物I中的变化。因为颗粒3的位置和大小可以基本上随机地变化，由于吸水膨润所造成的模制化合物I的变化，颗粒3的运动也可以基本上随机地在较大范围变化。
[0023]因此，由于吸水膨润的模制化合物I中的变化在可诱导在集成电路5的顶部表面上的空间上变化的力Fa。感应力Fa可具有垂直于集成电路5的顶面的(如示意性示出在图1)和/或切向或平行于该集成电路5的顶部表面上的分力。因此，力Fa可以向IC 5和带隙基准电路10的顶表面发射不均匀应力。结果，所传送的应力可诱导在带隙参考电路10中半导体基板上的应变，该应变可以修改带隙基准电路10的电气特性。由于传送应力可跨越带隙基准电路10的维度变化，带隙参考电路10的应变(例如，变形)可在带隙参考电路10的本身内变化。基于电路元件和/或表面区域的精确比例(例如，2:1或更大)操作的电路可遇到输出电压的漂移，其将劣化包装和/或较大电子设备或系统的整体性能。本文所公开的物理布局可以减少在带隙参考电路10、参考电压电路、PTAT电路等的应力效果。相应地，本文中所描述的电路元件的物理布局可通过模制材料I和/或封装的其它部件而减少施加在IC 5的应力影响，从而改善了 IC 5的性能。
[0024]参看图2，进行说明示例性带隙基准电路10。所述带隙基准电路10可以是布罗带隙基准电路，如图所示。带隙基准电路10包括放大器15，即使正电压V+和负电压V-之间的差改变，所述放大器15被配置为产生基本恒定的输出电压VBeAP。例如，负电压V-可以是接地电位，以及正电压V+是可以变化的电源电压。在本实施例中，当电源电压变化时，输出电压Vbmp可以基本上恒定。包括第一晶体管A和第二晶体管B的一对比例晶体管14可以分别生成到放大器15的负和正输入端子的输入。如图所不，第一和第二晶体管A和B分别是每个具有集电极、基极和发射极的双极晶体管。第一晶体管A的收集器可以提供输入到放大器15的负输入端，以及第二晶体管B的收集器可以提供输入到放大器15的正输入端。第一晶体管A的发射极经由两个电阻串联16和17电连接到负电压V-。第二晶体管B的发射极电连接到串联电阻器16和17之间的节点。正电压V+经电阻18电连接到第一晶体管A的集电极，以及正电压V+经由单独的电阻器19电连接到第二晶体管B的集电极。
[0025]输出电压Vbmp的稳定可以取决于与该第一晶体管A的发射极区域到第二晶体管B的发射极区域的精确比率相关的电气特性。如图所示，第一晶体管A到第二晶体管B的发射极区域之比可以是N:l，其中N至少约2。例如，N可以是是2或更大的正整数。如本文中所使用，整数比例包括由于处理差异与精确的数学整数比值不同的比例，诸如在光刻、蚀亥IJ、掺杂等与非均匀性的标准偏差。根据一些实施方式，N是8。在其它非限制性示例中，N可以是至少4或至少8。第一晶体管A的电气特性相对于第二晶体管的B的电气特性可例如受到在比例电平对晶体管14中的不同发射极部分上不均匀机械应力造成的机械应力的影响，诸如参照图1所描述的。
[0026]比例电平对晶体管14的物理晶体管布局可以影响在机械应力下发射极区的有效比率的精度。第一晶体管A可以是从第一组晶体管形成的第一复合晶体管。类似地，第二晶体管B可以是从第二组晶体管形成的第二复合晶体管。第一组晶体管的每个晶体管和第二组晶体管的每个晶体管可以具有基本相同的发射极区域。因此，第一组晶体管的晶体管是第二组晶体管的N倍。第一组中的晶体管可以被相互平行布置，以使第一复合晶体管可以具有对应于第一组中的晶体管的发射极区域之和的第一发射极区域。同样地，第二组中的晶体管可以被相互平行布置，以使第二复合晶体管可以具有对应于在第二组中的晶体管的发射极区域之和的第二发射极区域。当一些其他比例电平的电路元件(诸如，电阻器)是从电路元件组形成的复合电路元件时，该组的电路元件可以彼此串联布置。
[0027]图3是可以包括带隙基准电路10的集成电路组件20的示意性侧剖视图。该IC封装20包括封装基板22和安装在封装基板22上的IC 5。虽然图3中所示的封装衬底22是引线框衬底，在其他布置中，印刷电路板(PCB)、陶瓷衬底或载体、或任何其他合适的衬底可以用作封装基板22。IC 5可通过模具连接材料26 (诸如，环氧树脂)安装到管芯底盘24。IC 5可以通过导线27或其它合适的电连接被电连接至封装基板22的引线23。在IC 5上的模制化合物I可以从外部环境保护IC 5。如上所述，模制化合物可包括具有二氧化硅填料的塑料，以提高模塑化合物I和IC 5之间的热匹配。然而，如上参考图1所述，模制化合物I可以向IC 5和敏感电子电路(诸如，带隙参考电路10)的顶表面施加在空间上变化的应力Fa。例如，在包括大量二氧化硅颗粒的模制化合物I中，水分可在成型化合物I中引起变化(诸如，吸水膨润)，可导致在整个IC 5的顶部表面的空间上变化的应力。对于一些敏感电路，空间上变化的应力可以降低封装和/或较大电子系统的整体性能。
[0028]在图4至6的实施例中，在敏感电路(诸如，带隙参考电路10)中的复合电路元件被安排在物理布局中，可补偿在施加到IC 5的应力的力学模型中的第一和第二阶效应。此夕卜，形成这种布局可以有利地减少和/或最小化在施加到集成电路的机械应力的存在下复合电路元件的电气特性的变化。作为一个实例，在具有图4和/或5所示布局的集成电路上存在不均匀的机械应力的情况下，图2的比例电平对晶体管14的晶体管的电性能可以相对于彼此保持。
[0029]图4提供了根据一个实施例的电路元件的示例布局30。在图4中，形成第一复合电路元件的第一组电路元件的电路元件被标以“A”，以及形成第二复合电路元件的第二组电路元件的电路元件被标以“B”。第一组的每个电路元件和第二组的每个电路元件可以是基本相同的尺寸，并具有基本上在集成电路5上的相同区域。应该理解，和光刻不均匀性和其它半导体处理的标准变化可导致第一和第二组电路元件具有略微不同的尺寸。布局30被布置在单个集成电路上，诸如IC 5。在一些实施方式中，单一集成电路可包括其它电路元件。布局30可被布置在单一集成电路的任何合适部分上。在一个实施方式中，布局30可以在单个集成电路的中心。在一些实施方案中，布局30可以是图2的比例电平对晶体管14的布局。虽然布局30和披露在此的其他布局可参照于双极晶体管描述用于说明的目的，任何的原理和在此所讨论的优点可以应用于其他比例电平电路元件的布局，诸如场效应晶体管、电阻器等。
[0030]本文中所描述的的原理和优点可以被应用到具有比第二复合电路元件的第二区域大至少两倍的第一区域的第一复合电路元件。例如，第一区域可以比第二个区域大N倍，其中，N为正偶整数。例如，示例布局30的电路元件具有第一电路元件A的组合的第一区域与第二电路元件B的组合的第二区域8:1比例。布局30可以补偿来自封装在塑料中的整个集成电路(诸如，IC 5)的机械应变的第一阶和第二阶效应。在布局30中，第二复合电路元件B的电路元件被实施为位于关于布局30的中心点对称和与中心店大约相同距离间隔的多个较小电路元件。
[0031]示出的布局30包括一起用作第一复合晶