芯片封装方法及芯片封装结构的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种芯片封装方法及芯片封装结构。
【背景技术】
[0002]晶圆级芯片尺寸封装(WaferLevel Chip Size Packaging，WLCSP)技术是对晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装，例如陶瓷无引线芯片载具(CeramicLeadless Chip Carrier)和有机无引线芯片载具(Organic Leadless Chip Carrier)等，顺应了市场对微电子产品日益轻、小、短、薄化和低价化的要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸能够达到高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增加而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基底制造整合为一体的技术，是当前封装领域的热点和未来的发展趋势。
[0003]扇出型晶圆级封装(Fan Out Wafer Level Packaging)技术是晶圆级封装技术中的一种。扇出型晶圆级封装的方法包括:在载体晶圆表面形成剥离薄膜；在剥离薄膜表面形成介质层；在所述介质层内形成再布线金属层以及金属电极；将芯片倒装至与所述金属电极电连接；在倒装所述芯片之后，在介质层和芯片表面形成塑封料层，所述塑封料层包围所述芯片，形成带有塑封料层的封装结构；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，在暴露出的金属电极表面形成焊球凸点；单片切割，形成最终的扇出芯片结构。
[0004]然而，现有的扇出晶圆级封装方法的封装质量、以及所形成的封装结构的集成度仍有待提尚。
【发明内容】
[0005]本发明解决的问题是提供一种芯片封装方法及芯片封装结构，所形成的封装结构尺寸缩小，稳定性和可靠性提高。
[0006]为解决上述问题，本发明提供一种芯片封装方法，包括:
[0007]提供第一芯片，所述第一芯片包括相对的第一表面和第二表面，所述第一芯片的第一表面具有若干第一焊盘；
[0008]提供第二芯片，所述第二芯片包括相对的第三表面和第四表面，所述第二芯片的第三表面具有若干第二焊盘，且所述第二芯片的面积大于第一芯片的面积；
[0009]提供载板；
[0010]将所述第二芯片的第四表面与载板表面相结合；
[0011]将所述第一芯片的第二表面与所述第二芯片的第三表面相结合，所述若干第二焊盘位于所述第一芯片和第二芯片的结合区域之外；
[0012]在所述载板表面形成封料层，所述封料层包覆所述第一芯片和第二芯片；
[0013]在所述封料层内形成第一导电结构和第二导电结构，所述第一导电结构与第一焊盘电连接，所述第二导电结构与第二焊盘电连接。
[0014]可选的，将所述第二芯片的第四表面与载板表面相结合的步骤包括:在所述载板表面形成胶合层；将所述第二芯片的第四表面固定于所述胶合层表面。
[0015]可选的，所述第一芯片的第二表面通过绝缘胶层与所述第二芯片的第三表面相结入口 ο
[0016]可选的，所述封料层为感光干膜、非感光干膜或者塑封材料膜。
[0017]可选的，还包括:在所述封料层内形成若干分别暴露出若干第一焊盘的第一开口 ；在所述封料层内形成若干分别暴露出若干第二焊盘的第二开口。
[0018]可选的，所述第一导电结构和第二导电结构包括:位于所述第一开口的侧壁和底部表面、所述第二开口的侧壁和底部表面以及所述封料层的部分顶部表面的电互连层，所述电互连层填充满或不填充满所述第一开口或第二开口。
[0019]可选的，还包括:在所述封料层和电互连层表面形成阻焊层，所述阻焊层内具有若干第三开口，所述第三开口暴露出部分电互连层表面；在所述第三开口内形成凸块。
[0020]可选的，还包括:在形成所述封料层之后，去除所述载板，形成待处理衬底；对所述待处理衬底进行切割，形成若干独立的封装结构，所述封装结构包括相互结合的第一芯片和第二芯片、以及包覆所述第一芯片和第二芯片的封料层。
[0021]可选的，所述第一芯片的数量为一个或多个；所述第二芯片的数量为一个或多个。
[0022]可选的，当所述第一芯片的数量为多个时，若干第一芯片位于同一层或者多层重叠，且若干第一芯片分布于一个或多个第二芯片上；当所述第一芯片或第二芯片的数量为多个时，若干第一芯片或第二芯片的功能相同或不同。
[0023]相应的，本发明还提供一种采用上述任一项方法所形成的芯片封装结构，包括:
[0024]第一芯片，所述第一芯片包括相对的第一表面和第二表面，所述第一芯片的第一表面具有若干第一焊盘；
[0025]第二芯片，所述第二芯片包括相对的第三表面和第四表面，所述第二芯片的第三表面具有若干第二焊盘，且所述第二芯片的面积大于第一芯片的面积；
[0026]载板，所述第二芯片的第四表面与载板表面相结合；
[0027]所述第一芯片的第二表面与所述第二芯片的第三表面相结合，所述若干第二焊盘位于所述第一芯片和第二芯片的结合区域之外；
[0028]位于所述载板表面的封料层，所述封料层包覆所述第一芯片和第二芯片；
[0029]位于所述封料层内的第一导电结构和第二导电结构，所述第一导电结构与第一焊盘电连接，所述第二导电结构与第二焊盘电连接。
[0030]与现有技术相比，本发明的技术方案具有以下优点:
[0031]本发明的方法中，提供第一芯片和第二芯片，且第一芯片的面积小于第二芯片的面积。由于所述第二芯片的第三表面具有第二焊盘，所述第一芯片的第一表面具有第一焊盘；将所述第二芯片的第四表面与载板表面相结合，能够暴露出所述第二焊盘；将所述第一芯片的第二表面与所述第二芯片的第三表面相结合，且所述若干第二焊盘位于所述第一芯片和第二芯片的结合区域之外，则所述第一焊盘和第二焊盘均能够被暴露；因此，能够直接在所述载板上形成同时包覆第一芯片和第二芯片的封料层。
[0032]首先，所述第二芯片的第四表面与载板表面相结合，所述第一芯片的第二表面与第二芯片的第三表面相结合，使得第一芯片和第二芯片之间的结合更稳定，而且第一芯片和第二芯片之间的距离减小，有利于缩小封装结构的尺寸。
[0033]其次，由于所述封料层同时包覆第一芯片和第二芯片，因此降低了对第一芯片或第二芯片的厚度要求，所述第一芯片的厚度能够进一步减小，有利于使第一芯片和第二芯片的总厚度减小，则所形成的封装结构尺寸减小；此外，所述封料层的稳定性更佳，能够避免因形成多层封料层而发生的分层或开裂问题。
[0034]再次，在形成封料层之后，形成与第一焊盘电连接的第一导电结构、以及与第二焊盘电连接的第二导电结构，由于避免了多次形成多层导电结构的工艺步骤，使得第一导电结构和第二导电结构的形成工艺简单，而且避免了多层导电结构形成过程中的对位偏差问题；而且，由于对第一芯片和第二芯片的厚度要求减小，因此能够通过减小第一芯片的厚度，使塑封层到第二焊盘的距离减小，从而降低了形成第二导电结构的工艺难度，有利于降低第二导电结构与第二焊盘之间、以及第一导电结构与第一焊盘之间发生断路的概率，提高了所形成的封装结构的良率。
[0035]进一步，所述第二芯片的第四表面通过胶合层与载板表面相结合，所述第一芯片的第二表面通过绝缘胶层与所述第二芯片的第三表面相结合；不仅有利于使第一芯片与第二芯片的结合更稳定，还能够使第一芯片的第二表面到第二芯片的第三表面的距离减小，则有利于使所形成的封装结构的尺寸缩小。
[0036]本发明的结构中，由于所述第二芯片的第三表面具有第二焊盘，所述第一芯片的第一表面具有第一焊盘；所述第二芯片的第四表面与载板表面相结合，且所述第一芯片的第二表面与所述第二芯片的第三表面相结合，且所述若干第二焊盘位于所述第一芯片和第二芯片的结合区域之外，则所述第一焊盘和第二焊盘均能够被暴露；因此，所述封料层能够直接包覆第一芯片和第二芯片。首先，所述第一芯片和第二芯片之间的结合更稳定，而且第一芯片和第二芯片之间的距离减小，有利于缩小封装结构的尺寸。其次，所述封料层同时包覆第一芯片和第二芯片，降低了对第一芯片或第二芯片的厚度要求，所述第一芯片或第二芯片的厚度能够减小；此外，所述封料层的稳定性更佳，能够避免因多层封料层而发生的分层或开裂问题。再次，所述封料层内具有与第一焊盘电连接的第一导电结构、以及与第二焊盘电连接的第二导电结构，由于避免了多层导电结构的对位偏差问题，有利于降低断路的发生概率，提高了封装结构的良率。
【附图说明】
[0037]图1是本发明实施例的扇出晶圆级封装结构；
[0038]图2是本发明实施例的一种系统级扇出晶圆封装结构；
[0039]图3是本发明实施例的另一种系统级扇出晶圆封装结构；
[0040]图4至图17是本发明实施例的一种芯片封装过程的剖面结构示意图；
[0041]图18至图19是本发明实施例的另一种芯片封装过程的剖面结构示意图。
【具体实施方式】
[0042]如【背景技术】所述，现有的扇出晶圆级封装方法的封装质量、以及所形成的封装结构的集成度仍有待提尚。
[0043]请参考图1，图1是一种扇出晶圆级封装结构的实施例，包括:载板100 ;位于载板100表面的剥离膜和第一介质层101 ;位于第一介质层101内的第一开口 ；位于第一开口内的基板端金属电极102 ;位于所述第一介质层101表面的具有布线层103 ;位于布线层103、基板端金属电极102和第一介质层101表面的第二介质层104，所述第二介质层104内具有第二开口 ；位于第二开口内的芯片端金属电极105 ;将芯片106的功能面倒装于第二介质层104上，且芯片106与所述芯片端金属电极105电连接；位于第二介质层104表面的塑封层107，所述塑封层107包围所述芯片106，形成封装结构。
[0044]后续需要去除所述封装结构中的载板100，并在暴露出基板端金属电极102的表面形成焊球，所述焊球与基板端金属电极102电连接；对所述封装结构进行单片切割，形成扇出芯片封装结构。
[0045]在上述形成的扇出芯片封装结构中，所述芯片106为单一功能芯片，若需形成多功能的系统，则需将多个不同功能的扇出芯片封装结构进行集成，造成所形成的封装器件的尺寸较大，且制造成本较高。
[0046]