0表面相结合。相邻所述器件区440之间作为切割区，当后续去除载板400之后，能够在切割区对应的位置对所形成的封装结构进行切割，以形成单片芯片封装结构。
[0071]在本实施例中，所述第二芯片420通过胶合层401固定于载板400表面。将所述第二芯片420的第四表面422与载板400表面相结合的步骤包括:在所述载板400表面形成胶合层401 ;将所述第二芯片420的第四表面422固定于所述胶合层401表面。由于所述第二芯片420的第四表面422不具有第二焊盘423，在将第二芯片420的第四表面422结合于载板400表面之后，能够暴露出所述第二焊盘423。
[0072]其中，所述胶合层401的表面具有粘性，从而使载板400和第二芯片420相互固定；所述胶合层401的材料为UV胶，所述UV胶经紫外线照射后粘性降低，以便后续将载板400从封装结构中剥离。
[0073]在其它实施例中，还能够通过在所述第二芯片420的第四表面422形成粘结层，再将所述第二芯片420的第四表面422通过所述粘结层固定于载板400表面。
[0074]请参考图9，将所述第一芯片410的第二表面412与所述第二芯片420的第三表面421相结合，所述若干第二焊盘423位于所述第一芯片410和第二芯片420的结合区域之外。
[0075]由于所述第一芯片410的面积小于所述第二芯片420的面积，因此，在将第一芯片410固定于第二芯片420的第三表面421之后，能够暴露出部分第二芯片420的第三表面421 ;而且，由于本实施例中的第二焊盘423位于第二芯片420第三表面421的边缘区域内，因此，在将所述第一芯片410固定于第三表面421的中心区域之后，能够使第二焊盘423位于结合区域之外，使得第二焊盘423能够被暴露。
[0076]由于所述第一芯片410的第一表面411具有第一焊盘413，在将第一芯片410的第二表面412固定于第二芯片420的第三表面421之后，能够暴露出所述第一焊盘413。
[0077]由于所述第一焊盘413和第二焊盘423均能够被暴露，因此后续能够直接形成包围所述第一芯片410和第二芯片420的封料层，而且能够同时形成电连接第一焊盘413的第一导电结构、以及电连接第二焊盘423的第二导电结构。
[0078]首先，由于无需分别形成包围第一芯片410和第二芯片420的封料层，不仅能够简化工艺，还能够防止相邻封料层之间发生分层或断裂，因此，后续形成的封料层固定和绝缘保护能力稳定，所形成的封装结构可靠性提高。
[0079]其次，所述第一芯片410或第二芯片420的厚度能够小于塑封工艺的要求，由此，能够使所形成的第一芯片410或第二芯片420的厚度相应减小，不仅有利于使所形成的封装结构的厚度减小，而且降低了后续形成第二导电结构时的刻蚀工艺的难度。当仅针对单独一颗芯片进行塑封时，每层的封料层都会有一个极值厚度，但是在本实施例中，第一芯片410和第二芯片420通过绝缘胶层进行贴合后，再一起进行塑封可以使整体封装尺寸更薄。
[0080]在本实施例中，所述第一芯片410的第二表面412通过绝缘胶层402与所述第二芯片420的第三表面421相结合。
[0081]其中，所述绝缘胶层402的表面具有粘性，从而使第一芯片410和第二芯片420相互固定；所述绝缘胶层402的材料包括绝缘硅胶、聚酰亚胺或BCB树脂。通过绝缘胶层将第二芯片420的第三表面421与第一芯片410的第二表面411相固定，不仅能够使第二芯片420与载板400的结合更稳定牢固，还能够使第三表面421到第二表面411的距离减小，有利于进一步缩小所形成封装结构的厚度尺寸。
[0082]在本实施例中，所述第一芯片410的数量为一个。在另一实施例中，所述第一芯片的数量为多个；当所述第一芯片的数量为多个时，若干第一芯片的功能相同或不同；当所述第一芯片的数量为多个时，若干第一芯片位于同一层或者为多层重叠结构；当所述第一芯片为多层重叠结构时，至少一层第一芯片的部分第一焊盘在相邻两层第一芯片的结合区域之外。
[0083]需要说明的是，在本实施例和附图中，仅以一个第一芯410片和一个第二芯片420为例对本发明的芯片封装方法和封装结构进行了说明。在其它实施例中，所述第一芯片410的数量可以为一个或多个，当所述第二芯片420的数量也可以为一个或多个，当所述第一芯片或者第二芯片的数量为多个时，若干第一芯片410或第二芯片420为相同功能或者不同功能的芯片，例如，存储器芯片、处理器芯片、图像传感器芯片或运动传感器芯片等。当第一芯片410为多个时，可以在一个第二芯片420的第三表面421上分布多个第一芯片410。
[0084]请参考图10，在所述载板400表面形成封料层403，所述封料层403包覆所述第一芯片410和第二芯片420。
[0085]在本实施例中，由于所述第二焊盘423和第一焊盘413均能够被暴露出，因此能够在相互固定第一芯片410和第二芯片420之后形成所述封料层403，由于避免了分别逐层形成包围第一芯片410和第二芯片420的封料层、以及在每一层封料层内部和表面形成一组电互连结构的步骤，从而能够使形成封装结构的工艺得以简化，而且有利于使所形成的封装结构的尺寸缩小；而且，能够避免因逐层形成封料层而发生的两层封料层之间分层或开裂等问题。
[0086]其次，所述封料层403厚度大于所述第一芯片410的第一表面411到第二芯片420的第四表面422的距离，即所述第一表面411到第四表面422的距离满足封料层403的形成工艺要求即可，而所述第一芯片410和第二芯片420的厚度能够相应减小，有利于缩小所形成的封装结构的厚度尺寸。
[0087]此外，后续在形成所述封料层403之后再同时形成电连接第一焊盘413的第一导电结构、以及电连接第二焊盘423的第二导电结构，不仅能够简化工艺步骤，而且能够避免因逐层形成的导电结构而发生的对位偏差等问题，防止导电结构之间发生断路，提高封装结构的良率。
[0088]所述封料层403能够为感光干膜、非感光干膜或者塑封材料膜。在一实施例中，所述封料层403为感光干膜，所述封料层403的形成工艺为真空贴膜工艺。
[0089]在另一实施中，所述封料层403的材料为塑封材料，所述塑封材料包括环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的聚合物材料。
[0090]所述封料层403的形成工艺包括注塑工艺(inject1n molding)、转塑工艺(transfer molding)或丝网印刷工艺。所述注塑工艺包括:提供模具；在所述模具中填充塑封材料，使所述塑封材料包覆所述第一芯片410和第二芯片420 ;对所述塑封材料进行升温固化，形成封料层403。
[0091 ] 在其他实施例中，所述封料层403的材料也可以为其他绝缘材料。
[0092]在形成所述封料层403之后，在所述封料层403内形成第一导电结构和第二导电结构，所述第一导电结构与第一焊盘413电连接，所述第二导电结构与第二焊盘423电连接。以下将对所述第一导电结构和第二导电结构的形成步骤进行说明。
[0093]请参考图11，在所述封料层403内形成若干分别暴露出若干第一焊盘413的第一开口 404 ;在所述封料层403内形成若干分别暴露出若干第二焊盘423的第二开口 405。
[0094]所述第一开口 404用于形成第一导电结构，所述第二开口 405用于形成第二导电结构；所述第一导电结构用于与第一焊盘413电连接，所述第二导电结构用于与第二焊盘423电连接。在本实施例中，所述第一开口 405和第二开口 406同时形成。在其它实施例中，所述第一开口 404和第二开口 405还能够在不同步骤中形成，由于所述第一开口 404的深度小于第二开口 405的深度，因此，当采用刻蚀工艺形成所述第一开口 404和第二开口 405时，形成第一开口 404的刻蚀深度小于形成第二开口 405的刻蚀深度，则分别形成所述第一开口 404和第二开口 405时，能够减少对第一焊盘413的损伤。
[0095]在一实施例中，所述封料层403为感光干膜，形成所述第一开口 404和第二开口405的工艺为光刻工艺，包括:采用紫外光照射所述感光干膜待形成第一开口 404和第二开口 405区域之外的区域，使感光干膜的材料发生聚合反应以形成稳定物质；采用显影工艺去除感光干膜未被紫外光照射的区域，形成第一开口 404和第二开口 405。
[0096]在一实施例中，所述封料层403为非感光干膜或塑封材料，形成所述第一开口 404和第二开口 405的工艺为激光打孔工艺，包括:采用激光源对封料层403需要形成第一开口404和第二开口 405的对应区域进行加热，使激光照射区域的封料层403发生气化，以形成第一开口 404和第二开口 405。所述激光源输出的激光脉冲宽度为Ins?200ns，脉冲频率为80kHz?200kHz，激光在聚焦点处的能量大于lE18W/cm2。由于采用激光打孔工艺无需形成掩膜层，能够简化工艺，并减少污染及副产物。
[0097]当所述封料层403为非感光干膜或塑封材料时，所述第一开口 404和第二开口 405的形成工艺还能够包括刻蚀工艺。所述第一开口 404和第二开口 405的形成步骤包括:在所述封料层403表面形成图形化层，所述图形化层暴露出需要形成第一开口 404和第二开口 405的对应区域；以所述图形化层为掩膜，刻蚀所述封料层403，直至暴露出第一焊盘413和第二焊盘423，形成所述第一开口 404和第二开口 405 ;在刻蚀所述封料层403之后，去除所述图形化层。
[0098]所述图形化层能够为图形化的光刻胶层，还能够为图形化的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或的多种。所述刻蚀封料层403的工艺为各向异性的干法刻蚀工艺；本实施例中，后续形成的第一导电结构和第二导电结构为导电插塞，所述第一开口 404和第二开口 405的侧壁垂直于载板400表面；所述各向异性的干法刻蚀工艺的刻蚀气体包括CH4、CHF3, CH3F中的一种或多种，偏置功率大于100瓦，偏置电压大于10伏。
[0099]在本实施例中，所述第一开口 404和第二开口 405的侧壁垂直于载板400表面。在另一实施例中，所述第一开口 404和第二开口 40