一种LED芯片制作过程中膜层对位精度的测量方法与流程

一种led芯片制作过程中膜层对位精度的测量方法
技术领域
1.本发明涉及半导体技术领域，更具体地说，涉及一种led芯片制作过程中膜层对位精度的测量方法。


背景技术：

2.一个完整的led芯片一般都要进行多层膜层的光刻，在多层膜层的光刻中，除了第一层膜层的光刻以外，其余膜层的光刻都要将该膜层与前一个膜层进行对位。
3.目前在led芯片的制作过程中，不同膜层之间的对位，需要通过机台抓取对位标记点，再进行对位曝光来确定不同膜层之间的对位精度是否符合制程要求。曝光后需要通过带有刻度的显微镜测量后一个膜层与前一个膜层的偏移值，来判定膜层对位的精准度。
4.在使用显微镜时，每个显微镜的精度不同，或者使用显微镜的人员不同都会带来测量误差，随着led芯片向mini-led芯片或micro-led芯片发展，这种膜层对位的窗口越来越小，测量计算的误差也需要越来越小；随着外延片的尺寸向6英寸、8英寸、12英寸的发展，外延片不同膜层对位精度的判定也变得越来越重要，这直接决定外延片的整体良率。


技术实现要素：

5.有鉴于此，为解决上述问题，本发明提供一种led芯片制作过程中膜层对位精度的测量方法，技术方案如下：
6.一种led芯片制作过程中膜层对位精度的测量方法，所述测量方法包括：
7.提供一外延片，所述外延片上设置有多个第一对位图形；任一所述第一对位图形包括对位标记点，以及从所述对位标记点延伸出的多条刻度标记线；
8.在所述外延片具有所述第一对位图形的一侧形成第一膜层，所述第一膜层上设置有多个第二对位图形，所述第一对位图形和所述第二对位图形一一对应；
9.基于所述第一对位图形和所述第二对位图形，测量所述第一膜层与所述外延片的对位精度。
10.可选的，所述提供一外延片，所述外延片上设置有多个第一对位图形；任一所述第一对位图形包括对位标记点，以及从所述对位标记点延伸出的多条刻度标记线，包括：
11.提供一所述外延片，以及具有所述第一对位图形的第一掩膜版；
12.基于所述第一掩膜版对所述外延片进行刻蚀处理，以使所述外延片的一侧表面形成多个所述第一对位图形；任一所述第一对位图形包括所述对位标记点，以及从所述对位标记点延伸出的多条所述刻度标记线。
13.可选的，所述在所述外延片具有所述第一对位图形的一侧形成第一膜层，所述第一膜层上设置有多个第二对位图形，所述第一对位图形和所述第二对位图形一一对应，包括：
14.在所述外延片具有所述第一对位图形的一侧形成第一膜层；
15.提供一具有所述第二对位图形的第二掩膜版；
16.基于所述第二掩膜版对所述第一膜层进行刻蚀处理，以使所述第一膜层上形成多个所述第二对位图形，所述第一对位图形和所述第二对位图形一一对应。
17.可选的，所述测量方法还包括：
18.在所述第一膜层背离所述外延片的一侧形成第二膜层，所述第二膜层上设置有多个第三对位图形；其中，所述第三对位图形与所述第一对位图形一一对应；
19.依据所述第一对位图形和所述第三对位图形或依据所述第二对位图形和所述第三对位图形，测量所述第一膜层和所述第二膜层的对位精度。
20.可选的，所述在所述第一膜层背离所述外延片的一侧形成第二膜层，所述第二膜层上设置有多个第三对位图形；其中，所述第三对位图形与所述第一对位图形一一对应，包括：
21.在所述第一膜层背离所述外延片的一侧形成第二膜层；
22.提供一具有所述第三对位图形的第三掩膜版；
23.基于所述第三掩膜版对所述第二膜层进行刻蚀处理，以使所述第二膜层上形成多个所述第三对位图形，所述第一对位图形和所述第三对位图形一一对应。
24.可选的，所述外延片的表面包括第一区域和第二区域，所述第一区域和所述第二区域互补；
25.所述第一对位图形位于所述第一区域内，所述第二区域用于形成led芯粒。
26.可选的，相邻两条所述刻度标记线之间的夹角相等。
27.可选的，至少一条所述刻度标记线的刻度单位与其它所述刻度标记线的刻度单位不同。
28.相较于现有技术，本发明实现的有益效果为：
29.本发明提供了一种led芯片制作过程中膜层对位精度的测量方法，该测量方法包括提供一外延片，该外延片上设置有多个第一对位图形；任一第一对位图形包括对位标记点，以及从对位标记点延伸出的多条刻度标记线，在外延片具有第一对位图形的一侧形成第一膜层，第一膜层上设置有多个第二对位图形，第一对位图形和第二对位图形一一对应。由于每个第一对位图形都有刻度标记线，且每个第一对位图形与每个第二对位图形都一一对应。在进行外延片与第一膜层的对位精度测量时，第二对位图形基于第一对位图形的对位标记点和刻度标记线读取测量值，从而得出对位精度。由于第一对位图形自身具有刻度标记线，所以在利用该方法进行不同膜层的对位精度测量时，不仅不需要提供带有刻度标的显微镜，而且还可以减少测量人员不同带来的误差。在测量时使用第一对位图形的刻度标记线读取测量值会使得测量误差变得更低，对位精度的测量值也就相应变得更加精确。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
31.图1为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的流程示意图；
32.图2为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图；
33.图3为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图；
34.图4为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图；
35.图5为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图；
36.图6为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图；
37.图7为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图；
38.图8为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图；
39.图9为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图；
40.图10为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图；
41.图11为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图；
42.图12为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。
具体实施方式
43.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.在本技术中，通过在对位标记点上延伸出刻度标记线，再采用类似游标卡尺的原理，将测量精度提高至原先的10倍以上的方法，解决了芯片圆片各处对位标记点使用显微镜测量耗时长，工作量大；且不同膜层间使用的显微镜或测量人员不同，带来测量误差无法及时发现等问题，达到快速判断不同图形层间对位精准度的目的。
45.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
46.参考图1，图1为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的流程示意图。
47.进一步的，参考图2、图3以及图4，图2为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。图3为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。图4为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。
48.所述测量方法包括：
49.s101：如图2和图3所示，提供一外延片11，所述外延片11上设置有多个第一对位图形12；任一所述第一对位图形12包括对位标记点121，以及从所述对位标记点121延伸出的多条刻度标记线122。
50.需要说明的是，在该步骤中，外延片11包括但不限定于衬底、n型氮化镓层、多量子阱层、p型氮化镓层等。
51.需要说明的是，如图3所示，本实施例外延片11上设置的第一对位图形12，包括对位标记点121，以及从对位标记点121延伸出的多条刻度标记线122。对位标记点121的数量不做具体限定，多条刻度标记线122的条数也不做具体限定。在进行膜层对位精度测量时，对位标记点121可以进行对位，刻度标记线122也可以进行对位。第一对位图形12上有刻度标记线122使得没有测量功能的显微镜也可以快速判断图形对位精度，且耗时短，精度高。
52.需要说明的是，如图4所示，在外延片11上设置有多个第一对位图形12时，可以将所述对位标记点121均匀设置在外延片11上，例如，可以将对位标记点121设置为至少五个，且均匀的位于外延片11的上、中、下、左、右5个位置，这样设置可以使膜层在进行对位精度测量时每个位置都涉及到对位。
53.s102：如图2所示，在所述外延片11具有所述第一对位图形12的一侧形成第一膜层13，所述第一膜层13上设置有多个第二对位图形14，所述第一对位图形12和所述第二对位图形14一一对应。
54.需要说明的是，在该步骤中，第一膜层13上设置的多个第二对位图形14的形状可以为矩形或圆形等。由于矩形或圆形在测量时更容易观察，所以将第二对位图形14的形状设置为矩形或者圆形，可以更容易去判断第二对位图形14与对位标记点121和刻度标记线122的对位精度，例如，在本技术实施例中，可以将第二对位图形14的形状设置为矩形。
55.需要说明的是，第二对位图形14的轮廓贯穿第一膜层13，并且至少暴露出部分第一对位图形12，这样才能从第一膜层13的一侧看见第一对位图形12的对位标记点121以及刻度标记线122，才能进一步结合第一对位图形12和第二对位图形14来测量对位精度。
56.需要说明的是，第一对位图形12的数量与第二对位图形14的数量相同且一一对应，即在垂直于第一膜层13所在平面的方向上，第一对位图形12的投影与第二对位图形14的投影在同一位置。这样才可以保证第一对位图形12作为第二对位图形14的测量标。
57.s103：基于所述第一对位图形12和所述第二对位图形11，测量所述第一膜层13与所述外延片11的对位精度。
58.需要说明的是，在该步骤中，由于每个第一对位图形12都有对位标记点121以及刻度标记线122，且每个第一对位图形12与每个第二对位图形14都一一对应。所以在进行第一膜层13与外延片11的对位精度测量时，可以利用显微镜观察第二对位图形14与第一对位图形12的对位标记点121和刻度标记线122来进行测量，此时只需要根据第二对位图形14读取刻度标记线122的值即可得到对位精度。
59.参考图5，图5为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图。
60.可选的，所述提供一外延片11，所述外延片11上设置有多个第一对位图形12；任一所述第一对位图形12包括对位标记点121，以及从所述对位标记点121延伸出的多条刻度标记线122，包括：
61.s201：提供一所述外延片11，以及具有所述第一对位图形12的第一掩膜版。
62.需要说明的是，在该步骤中，提供的外延片11为上述实施例中的外延片11。例如，该外延片11可以包括衬底，和在垂直于衬底所在平面的方向上依次堆叠设置的缓冲层，n型氮化镓层，多量子阱层、p型氮化镓层。具有第一对位图形12的第一掩膜版，不仅包括了第一对位图形12，还包括了在芯片制作过程中所需要对外延片进行处理的其他图形。
63.s202：基于所述第一掩膜版对所述外延片11进行刻蚀处理，以使所述外延片11的一侧表面形成多个所述第一对位图形12；任一所述第一对位图形12包括所述对位标记点121，以及从所述对位标记点121延伸出的多条所述刻度标记线122。
64.需要说明的是，在该步骤中，首先在外延片11上涂布光刻胶形成光刻胶膜层，然后结合预先设计好的第一掩膜版对该外延片11上的光刻胶膜层进行曝光显影，从而将第一对位图形12以及对外延片进行处理的其他图形都转移到光刻胶膜层上，进一步对外延片11上的光刻胶膜层进行坚膜处理使残留的显影剂全部挥发，并且提高剩余光刻胶的保护能力。
65.之后再基于光刻胶膜层上的第一对位图形12以及对外延片进行处理的其他图形，对外延片11进行刻蚀处理，刻蚀处理包括但不限定于干法刻蚀或湿法刻蚀等，再进行去胶清洗处理之后，外延片11的一侧表面形成了多个第一对位图形12，第一对位图形12包括对位标记点121，以及从对位标记点121延伸出的多条刻度标记线122。
66.在该实施例中，外延片上第一对位图形12的形成与对外延片进行处理的其他图形的形成是同步进行的，即利用同一个掩膜版，实现了第一对位图形12的刻蚀以及其他图形的刻蚀，进而简化了工艺流程，节约了工作时间。
67.参考图6，图6为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图。
68.可选的，所述在所述外延片11具有所述第一对位图形12的一侧形成第一膜层13，所述第一膜层13上设置有多个第二对位图形14，所述第一对位图形12和所述第二对位图形14一一对应，包括：
69.s301：在所述外延片11具有所述第一对位图形12的一侧形成第一膜层13。
70.s302：提供一具有所述第二对位图形14的第二掩膜版。
71.需要说明的是，在步骤s301和步骤s302中，具有第二对位图形14的第二掩膜版，不仅包括了第二对位图形14，还包括了在芯片制作过程中所需要对第一膜层13进行处理的其他图形。
72.s303：基于所述第二掩膜版对所述第一膜层13进行刻蚀处理，以使所述第一膜层13上形成多个所述第二对位图形14，所述第一对位图形12和所述第二对位图形14一一对应。
73.需要说明的是，在该步骤中，首先在第一膜层13背离外延片11一侧涂布光刻胶形成光刻胶膜层，然后结合预先设计好的第二掩膜版对该第一膜层13上的光刻胶膜层进行曝光显影，从而将第二对位图形14以及对第一膜层13进行处理的其他图形转移到光刻胶膜层上，进一步对第一膜层13上的光刻胶膜层进行坚膜处理使残留的显影剂全部挥发，并且提高剩余光刻胶的保护能力。基于光刻胶上的第二对位图形14以及对第一膜层13进行处理的其他图形，对第一膜层13进行刻蚀处理，刻蚀处理包括但不限定于干法刻蚀或湿法刻蚀等，再进行去胶清洗处理之后，最后得到了具有第二对位图形14和对第一膜层13进行处理的其他图形的第一膜层13。
74.需要说明的是，第一对位图形12的数量与第二对位图形14的数量相同且一一对应，即在垂直于第一膜层13所在平面的方向上，第一对位图形12的投影与第二对位图形14的投影在同一位置。这样才可以保证第一对位图形12作为第二对位图形14的测量标。且第二对位图形14的在外延片11上的最小投影面积要大于对位标记点121在外延片11上的最大
投影面积。
75.在该实施例中，第一膜层13上第二对位图形14的形成与对第一膜层13进行处理的其他图形的形成是同步进行的，即利用同一个掩膜版，实现了第二对位图形14的刻蚀以及其他图形的刻蚀，进而简化了工艺流程，节约了工作时间。
76.参考图7，图7为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图。
77.进一步的，参考图8，图8为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。
78.可选的，所述测量方法还包括：
79.s401：在所述第一膜层13背离所述外延片11的一侧形成第二膜层15，所述第二膜层15上设置有多个第三对位图形16；其中，所述第三对位图形16与所述第一对位图形16一一对应。
80.需要说明的是，第二膜层15上设置的多个第三对位图形16的形状可以为矩形或圆形等。由于矩形或圆形在测量时更容易观察，所以将第三对位图形16的形状设置为矩形或者圆形，可以更容易去判断第三对位图形16与刻度标记线122的对位精度，例如，在本技术实施例中，可以将第三对位图形16的形状设置为矩形。
81.需要说明的是，第三对位图形16的轮廓贯穿第二膜层15，并且至少暴露出部分第二对位图形14，这样才能从第二膜层15的一侧看见第一对位图形12的对位标记点121以及刻度标记线122，才能进一步结合第一对位图形12和第三对位图形16来测量对位精度。
82.需要说明的是，第一对位图形12的数量与第三对位图形16的数量相同且一一对应，即在垂直于第二膜层15所在平面的方向上，第一对位图形12的投影与第三对位图形16的投影在同一位置。这样才可以保证第一对位图形12作为第三对位图形16的测量标。
83.s402：依据所述第一对位图形12和所述第三对位图形16或依据所述第二对位图形14和所述第三对位图形16，测量所述第一膜层13和所述第二膜层15的对位精度。
84.需要说明的是，在该步骤中，由于第一对位图形12包括了对位标记点121和刻度标记线122，所以在进行精度测量时，后面形成的膜层的对位图形必须要暴露第一对位图形12才能进行对位测量，所以，在本技术实施例中，第二对位图形14在外延片11上的最大投影面积要小于第三对位图形16在外延片11上的最小投影面积。
85.需要说明的是，参考图9，图9为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。在进行测量第一膜层13和第二膜层15的对位精度测量时，第一对位图形12可以作为第三对位图形16的测量标，第二对位图形14也可以作为第三对位图形16的测量标。例如，当膜层越多时，对位图形也越多，此时，从第二对位图形14开始，第三对位图形16以及以后的对位图形都可以作为精度更高的测量标，这种形式与游标卡尺的测量标类似，从第三对位图形16开始，包括第三对位图形16后面的对位图形都可以作为更小一级的测量标，更小一级的测量标可以将测量精度提高至原来的10倍，这样就可以根据第一对位图形12和第三对位图形16或根据第二对位图形14和第三对位图形16，来测量所述第一膜层13和第二膜层15的对位精度，且测量出的精度更加精确。第二对位图形14与第三对位图形16因参考同一第一对位图形12，可以及时发现不同显微镜测量造成的误差，减少因显微镜精度或测量人员经验不足带来的测量误差。
86.参考图10，图10为本发明实施例提供的一种led芯片制作过程中膜层对位精度的测量方法的部分流程示意图。
87.可选的，所述在所述第一膜层13背离所述外延片11的一侧形成第二膜层15，所述第二膜层15上设置有多个第三对位图形16；其中，所述第三对位图形16与所述第一对位图形12一一对应，包括：
88.s501：在所述第一膜层13背离所述外延片11的一侧形成第二膜层15。
89.s502：提供一具有所述第三对位图形16的第三掩膜版。
90.需要说明的是，在步骤s501和步骤s502中，具有第三对位图形16的第三掩膜版，不仅包括了第三对位图形16，还包括了在芯片制作过程中所需要对第二膜层15进行处理的其他图形。
91.s503：基于所述第三掩膜版对所述第二膜层15进行刻蚀处理，以使所述第二膜层15上形成多个所述第三对位图形16，所述第一对位图形12和所述第三对位图形16一一对应。
92.需要说明的是，在该步骤中，首先在第二膜层15背离外延片11的一侧涂布光刻胶形成光刻胶膜层，然后结合预先设计好的第三掩膜版对该第二膜层15上的光刻胶膜层进行曝光显影，从而将第三对位图形16以及对第二膜层15进行处理的其他图形转移到光刻胶膜层上，进一步对第二膜层15上的光刻胶膜层进行坚膜处理使残留的显影剂全部挥发，并且提高剩余光刻胶的保护能力。基于光刻胶上的第三对位图形16以及对第二膜层15进行处理的其他图形，对第二膜层15进行刻蚀处理，刻蚀处理包括但不限定于干法刻蚀或湿法刻蚀等，再进行去胶清洗处理之后，最后得到了具有第三对位图形16和对第二膜层15进行处理的其他图形的第二膜层15。需要说明的是，第一对位图形12的数量与第三对位图形16的数量相同且一一对应，即在垂直于第二膜层15所在平面的方向上，第一对位图形12的投影与第三对位图形16的投影在同一位置。这样才可以保证第一对位图形12作为第三对位图形16的测量标。
93.在该实施例中，第二膜层15上第三对位图形16的形成与对第二膜层15进行处理的其他图形的形成是同步进行的，即利用同一个掩膜版，实现了第三对位图形16的刻蚀以及其他图形的刻蚀，进而简化了工艺流程，节约了工作时间。
94.参考图11，图11为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。
95.可选的，所述外延片11的表面包括第一区域17和所述第二区域18，所述第一区域17和第二区域18互补。
96.所述第一对位图形12位于所述第一区域17内，所述第二区域18用于形成led芯粒。
97.需要说明的是，图11中第一区域17包括的只是第一对位图形12的区域，不是整个虚线区域，第二区域18包括的只是除了第一对位图形12的区域，不是虚线区域，第一区域17与第二区域18互补，第一区域17用于形成第一对位图形12，第二区域18用于形成led芯粒。第一对位图形12设置在不形成led芯粒的区域，这样可以保证形成led芯片结构的稳定性等。
98.参考图12，图12为本发明实施例提供的一种led芯片制作过程中膜层的部分结构示意图。
99.可选的，相邻两条所述刻度标记线122之间的夹角相等。
100.需要说明的是，第一对位图形12可以为图3所示或者可以为图12所示，相邻刻度标记线122之间的夹角相等，例如，将相邻的刻度标记线122之间的夹角为90度或者相邻的刻度标记线之间的夹角是45度，相邻的角度相同，可以保证测量时的简便。当然本实施例中对刻度标记线122的夹角不做具体限定，也可以为夹角不相等，例如相邻的刻度标记线122的一个夹角为120度，一个夹角为60度或者相邻的刻度标记线122的一个夹角为100度，一个夹角为80度等，也可以作为第一对位图形12的刻度标记线122。
101.可选的，至少一条刻度标记线122的刻度单位与其它所述刻度标记线122的刻度单位不同。
102.需要说明的是，在第一对位图形12的中包括了多条刻度标记线122，至少一条刻度标记线122的刻度单位与其它刻度标记线122的刻度单位不同，例如多条刻度标记线122中的一条的刻度标记线122的刻度单位为μm，剩余的刻度标记线122的刻度单位为nm等。这样的设置使得对位精度测量时有两种参考值，会让测量精度更具可靠性。
103.需要说明的是，刻度标记线122的刻度值可以根据各工厂的实际刻蚀最小分辨尺寸进行设计。
104.以上对本发明所提供的一种led芯片制作过程中膜层对位精度的测量方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
105.需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
106.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
107.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。