三维存储器及其制备方法、存储器系统与流程

1.本公开涉及半导体技术领域，更具体地，涉及一种三维存储器及其制备方法、存储器系统。


背景技术：

2.在一些三维存储器中，用于字线扇出的阶梯结构位于存储平面(plane)的中间，能够使例如行解码器从存储平面的中间位置处在相反的方向上双向地驱动字线，并可通过桥接结构连接分开的字线。然而，随着三维存储器的堆叠层数的增加(例如200层以上)，桥接结构及其相关工艺都面临着工艺挑战。


技术实现要素：

3.本技术的实施例提供了一种三维存储器，该三维存储器包括：存储结构，包括沿第一方向设置的第一存储结构和第二存储结构；阶梯结构，位于第一存储结构与第二存储结构之间，包括：桥接结构，包括沿第一方向延伸的第一桥接结构，以及沿第二方向延伸且沿第一方向设置的多个第二桥接结构，第二方向与第一方向相交；以及多个阶梯对，在不同的高度处沿第一方向设置，与第一桥接结构连接；其中，第二桥接结构位于至少部分相邻的阶梯对之间，并与第一桥接结构连接，至少一个第二桥接结构的高度低于第一桥接结构的高度。
4.在一些实施方式中，第二桥接结构的高度高于或者等于与其相邻的阶梯对中的阶梯的高度。
5.在一些实施方式中，第一桥接结构包括第一部分和位于第一部分两侧的第二部分，第二部分和多个阶梯对中与其连接的阶梯相对于第一部分对称分布，第一部分的高度低于第二部分的高度。
6.在一些实施方式中，第二部分的高度相同。
7.在一些实施方式中，第二部分包括多个子第二部分，多个子第二部分的高度朝向对称中心的方向依次递减。
8.在一些实施方式中，三维存储器包括互连结构，阶梯对中的阶梯包括多个台阶，多个阶梯对中与第二部分连接的至少部分台阶中的一组台阶通过互连结构中的互连对与第一存储结构和第二存储结构的至少之一电连接，其中，一组台阶位于相同的高度处。
9.在一些实施方式中，阶梯对中的两个阶梯具有在第一方向上彼此面对的倾斜朝向。
10.本技术的实施例提供了一种存储器系统，该存储器系统包括至少一个如上文中任意实施例所描述的三维存储器；以及存储控制器，述三维存储器电连接，用于控制三维存储器。
11.本技术的实施例还提供了一种三维存储器的制备方法，该制备方法包括：形成沿第一方向设置的第一叠层结构和第二叠层结构；在第一叠层结构和第二叠层结构上形成掩
膜层，掩膜层覆盖沿第一方向设置的多个第二桥接结构，其中，每个第二桥接结构沿第二方向延伸，第二方向与第一方向相交；在第一叠层结构与第二叠层结构之间，形成沿第一方向设置的多个阶梯对，以使多个第二桥接结构位于至少部分相邻的阶梯对之间；以及对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减，以形成第一桥接结构，并使得第一桥接结构的高度高于至少一个第二桥接结构的高度。
12.在一些实施方式中，第一桥接结构包括第一部分和位于第一部分两侧的第二部分，对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减的步骤包括：使多个阶梯对位于不同的高度处，并使得第二部分和多个阶梯对中与第二部分连接的阶梯相对于第一部分对称分布。
13.在一些实施方式中，对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减的步骤包括：对第一部分和多个阶梯对中与第一部分连接的阶梯进行第二削减，使得第一部分的高度低于第二部分的高度。
14.在一些实施方式中，对第一部分和多个阶梯对中与第一部分连接的阶梯进行第二削减的步骤包括：对第二削减的削减掩膜进行图案化，以暴露第一部分和多个阶梯对中与第一部分连接的阶梯。
15.在一些实施方式中，对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减的步骤之后，该制备方法还包括：形成包括多个互连对的互连结构；以及通过互连对使得多个台阶中与第二部分连接的、且位于相同的高度处的一组台阶电连接。
16.在一些实施方式中，在第一叠层结构和第二叠层结构上形成掩膜层的步骤包括：掩膜层覆盖第一桥接结构的区域。
17.根据本技术一些实施方式的三维存储器及其制备方法，通过设置第二桥接结构能够通过为第一桥接结构提供支撑而降低在形成例如栅缝隙结构和各个导电层的工艺过程中产生弯曲变形的风险，提高工艺窗口。同时，第二桥接结构能够将一个或者多个阶梯划分为由其限定的空间，有利于在这些阶梯上方填充电介质材料的工艺过程中应力释放，进一步地降低由于应力集中而导致的阶梯结构破裂的风险，从整体上提高阶梯结构的稳固性。
18.另外，多个第二桥接结构中的高度低于第一桥接结构的部分的数量可根据实际需求来确定，例如，使与具有高度较低的阶梯附近的第二桥接结构的高度低于第一桥接结构，有利于降低形成第二桥接结构的工艺难度。可以理解的是，对于上述第二桥接结构而言，如将在下文所描述的，在第二桥接结构和与第二桥接结构连接的阶梯的高度差较大的情况下，高度低于第一桥接结构的第二桥接结构能够在光刻和显影过程中降低两者交界处圆角化问题的风险，从而在后续的填充工艺过程中降低由于圆角化问题而产生的显影残留导致的导电层漏电的风险。因此，有利于兼容叠层结构(例如，第一叠层结构和第二叠层结构)的堆叠层数较多的三维存储器，例如堆叠层数达到200层以上的三维存储器。
附图说明
19.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
20.图1是根据本技术实施方式的三维存储器的俯视示意图；
21.图2是根据本技术一实施方式的三维存储器的透视示意图；
22.图3是根据本技术另一实施方式的三维存储器的透视示意图；
23.图4a是根据本技术又一实施方式的具有两个第二部分的第一桥接结构和两个第二桥接结构的三维存储器的透视示意图；
24.图4b是根据本技术又一实施方式的具有四个第二部分的第一桥接结构和四个第二桥接结构的三维存储器透视示意图；
25.图4c是根据本技术又一实施方式的具有四个第二部分的第一桥接结构和四个第二桥接结构的另一个三维存储器透视示意图；
26.图4d是根据本技术又一实施方式的具有六个第二部分的第一桥接结构和六个第二桥接结构的三维存储器透视示意图；
27.图5是根据本技术实施方式的三维存储器的制备方法的流程图；
28.图6a至图6e是根据本技术一实施方式的三维存储器的制备过程中的透视示意图；
29.图7a至图7e是根据本技术一实施方式的三维存储器的制备过程中的掩膜图案；
30.图8a至图8e是根据本技术另一实施方式的三维存储器的制备过程中的透视示意图；
31.图9a至图9e是根据本技术另一实施方式的三维存储器的制备过程中的掩膜图案；以及
32.图10a和图10b是根据本技术实施方式的存储器系统的示意图。
具体实施方式
33.为了更好地理解本技术实施例，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。
34.本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。
35.本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。
36.除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。
37.在本文中，利用x轴、y轴以及z轴说明在三维存储器中的各个结构之间的空间关系，下文所称的x轴方向可为三维存储器的第一方向(例如，字线方向)，y轴方向可为与第一方向相互垂直的第二方向(例如，位线方向)，z轴方向垂直于x轴方向和y轴方向，并且可例如作为三维存储器的高度方向。用于描述空间关系的相同的概念是贯穿本技术内容来应用的。
38.图1是根据本技术实施方式的三维存储器100的俯视示意图。如图1所示，三维存储器100包括沿x轴方向依次设置的第一存储结构110、阶梯结构130以及第二存储结构120。换言之，在x轴方向上，阶梯结构130位于第一存储结构110和第二存储结构120之间。
39.在一些实施方式中，第一存储结构110和第二存储结构120可由在y轴方向上相互平行的多个栅缝隙结构(例如，第一栅缝隙结构151)划分为多个存储块101。示例性地，各存储块101可进一步地由在y轴方向上相互平行的且具有“h”切口153的多个栅缝隙结构(例如，第二栅缝隙结构152)划分为多个指状存储区102。
40.在一些实施方式中，如将在下文中所描述的，阶梯结构130可被划分为由多个阶梯对组成的阶梯区域(例如，103-1和103-2)和位于相邻的阶梯区域103-1和103-2之间的第一桥接结构140。可选地，第一桥接结构240可跨越一个或者两个存储块101设置。
41.在一些实施方式中，多个虚设沟道结构(例如，113)可形成于阶梯区域103-1、103-2内或者第一桥接结构140中，以提供机械支撑和/或负载平衡。示例性地，多个字线触点(例如，112)可形成于阶梯区域103-1、103-2内，以着陆于阶梯结构130的各个阶梯中的各个台阶处。
42.在一些实施方式中，第一桥接结构140可(物理地和电气地)连接第一存储结构110和第二存储结构120。各阶梯区域103-1、103-2中的至少部分阶梯可通过第一桥接结构140从字线触点(例如，112)处双向地(例如，正x轴方向和负x轴方向)驱动第一存储结构110和第二存储结构120。
43.图2是根据本技术一实施方式的三维存储器200的透视示意图。图2中示出的三维存储器200可为在阶梯区域(例如，203-1)中具有4个阶梯对(或者8个阶梯)的一个示例。
44.如图2所示，第一存储结构210可包括在z轴方向上交替堆叠的多个电介质层(例如，第一电介质层)和多个导电层(例如，第一导电层)的第一叠层结构211。第一导电层的材料可包括但不限于钨(w)、钴(co)、铜(gu)、铝(al)、多晶硅(例如掺杂的多晶硅)、硅化物或者其任意组合。第一电介质层的材料可包括但不限于氧化硅、氮化硅、氮氧化硅或者其任意组合。示例性地，第一导电层的材料可为钨，第一电介质层的材料可为氧化硅。第一电介质层和第一导电层对的数量可例如为32、64、96、128、192、224或者256等。示例性地，第一电介质层和第一导电层对的数量可对应于三维存储器200中存储单元的数量。
45.在一个示例中，沟道结构111(参考图1)可形成于第一叠层结构211中，例如，沟道结构111可沿z轴方向贯穿第一叠层结构211。示例性地，沟道结构111可具有诸如圆柱体、圆台体或者棱柱体的大致外轮廓形状。示例性地，沟道结构111可包括沿径向方向由外向内依次设置的电荷阻挡层、电荷捕获层、隧穿层以及沟道层(未示出)。在本技术中，电荷阻挡层、电荷捕获层以及隧穿层可被称为存储功能层。示例性地，电荷阻挡层、电荷捕获层以及隧穿层的材料可依次包括氧化硅、氮化硅以及氧化硅。沟道层的材料可包括多晶硅。
46.在一个示例中，沟道结构111中的存储功能层和沟道层与第一叠层结构211中的一个第一导电层对应的部分以及该第一导电层的一部分共同构成存储单元。第一导电层可例如作为一个存储单元的控制栅极或多个存储单元的字线(例如，第一字线)。在一些实施方式中，沿沟道结构111延伸方向排列的多个存储单元例如在z轴方向上串联排列，并共享沟道层。示例性地，存储单元在第一导电层的电压控制下，使沟道层中的载流子(例如，电子)进入电荷捕获层，或者使电荷捕获层中的载流子退回到沟道层，从而使存储单元处于编程
状态或者擦除状态(未编程状态)。
47.在一个示例中，多个沟道结构111(参考图1)可相对于xy平面呈二维阵列分布，从而使得存储单元相对于xy平面呈三维阵列分布。如上所述，多个沟道结构111和第一叠层结构211可被称为“第一存储结构210”。
48.在一个示例中，第二存储结构220可包括在z轴方向上交替堆叠的多个电介质层(例如，第二电介质层)和多个导电层(例如，第二导电层)的第二叠层结构221。可以理解的是，由于第二存储结构220可与第一存储结构210具有相似的内部结构，本技术在此不再赘述。可以理解的是，第一叠层结构211中的第一导电层和第二叠层结构221中的第二导电层在z轴方向上一一对应，第一叠层结构211中的第一电介质层和第二叠层结构221中的第二电介质层在z轴方向上一一对应。
49.在该实施方式中，如图2所示，阶梯结构230可包括沿x轴方向设置的多个阶梯对，例如，阶梯区域203-1内的阶梯对231-1/231-2、232-1/232-2、233-1/233-2以及234-1/234-2。示例性地，在y轴方向上，多个阶梯对与第一桥接结构240相邻设置。例如，在y轴方向上，阶梯区域203-1内的阶梯对231-1/231-2、232-1/232-2、233-1/233-2以及234-1/234-2与第一桥接结构240(物理地和电气地)连接。
50.下文中以阶梯对231-1/231-2作为示例对其结构进一步地描述。在示例性实施方式中，阶梯对231-1/231-2包括一对阶梯，其中，阶梯231-1包括在z轴方向上交替堆叠的多个电介质层(例如，第三电介质层)和多个导电层(例如，第三导电层)。示例性地，在z轴方向上，阶梯231-1中的第三电介质层和第三导电层可与第一叠层结构211中的第一电介质层和第一导电层一一对应。例如，在z轴方向的相同高度或相同高度范围处，阶梯231-1中的第三导电层可与第一叠层结构211中的第一导电层物理地连接，从而实现二者的电连接。
51.在一个示例中，阶梯231-1包括多个台阶。需要说明的是，在本技术中，台阶可指具有两个交错的(或者对齐的)水平第一表面(例如，平行于xy平面的第一表面)和竖直地(或大致竖直地)连接两个水平第一表面的第二表面的结构。示例性地，台阶的第一表面可为第三导电层的表面。示例性地，阶梯231-1的一个台阶中两个第一表面在z轴方向上的偏移距离可为一对第三电介质层和第三导电层的厚度总和。可选地，阶梯231-1的相邻台阶中的第二表面可在x轴方向上偏移相同的距离。示例性地，每个台阶中的第一表面可作为沿z轴方向延伸的字线触点(例如，112，(参考图1))的“着陆区”，换言之，字线触点112在每个台阶的第一表面与第三导电层相接触并实现电连接，用于将第三导电层引出。可选地，例如阶梯区域203-1中的多个阶梯对中的各个阶梯的台阶数量可相同。
52.可以理解的是，由于每个阶梯均包括多个台阶，因此本技术中所称的阶梯(对)的高度可参考在z轴方向上相同的相对的水平处(例如，第一叠层结构211在z轴方向上的最低平面所在的水平面处)相同台阶的高度，诸如(相对于正z轴方向的)顶部台阶或者底部台阶的高度。
53.如图2所示，例如阶梯区域203-1内的阶梯对231-1/231-2、232-1/232-2、233-1/233-2以及234-1/234-2位于不同的高度处。例如，各个阶梯对中的各个阶梯的顶部台阶或者底部台阶位于不同的高度处。示例性地，例如阶梯区域203-1内的阶梯对中的两个阶梯(例如，231-1和231-2)可具有在x轴方向上彼此面对的倾斜朝向。例如，阶梯231-1的倾斜朝向为正x轴方向，阶梯231-2的倾斜朝向为负x轴方向。可选地，各个阶梯对中的阶梯(例如，
231-1和231-2)位于不同的高度处。示例性地，阶梯231-1的高度高于阶梯231-2的高度，例如，阶梯231-1中顶部台阶的高度高于阶梯231-2中顶部台阶的高度。根据本技术的实施方式，将阶梯结构划分为多个阶梯(对)并使各个阶梯位于不同的高度处，能够减小应力集中，降低由于应力集中而导致的阶梯结构破裂的风险。
54.如图2所示，第一桥接结构240可沿x轴方向延伸。示例性地，第一桥接结构240可包括在z轴方向上与第一叠层结构211和第二叠层结构221中的导电层(例如，第一导电层和第二导电层)一一对应的导电层(例如，第四导电层)，以及与第一叠层结构211和第二叠层结构221中的电介质层(例如，第一电介质层和第二电介质层)一一对应的电介质层(例如，第四电介质层)。示例性地，在z轴方向的相同高度或相同高度范围处，第一叠层结构211、第二叠层结构221、多个阶梯(例如，阶梯区域203-1内的阶梯231-1、231-2、232-1、232-2、233-1、233-2、234-1以及234-2)以及第一桥接结构240各个导电层物理地连接。
55.在一个示例性实施方式中，对于与第一桥接结构240连接的多个阶梯(例如，阶梯区域203-1内的阶梯231-1、231-2、232-1、232-2、233-1、233-2、234-1以及234-2)而言，在例如阶梯233-1中，其各个台阶对应的第三导电层可经由第一桥接结构240中的第四导电层，在负x轴方向和正x轴方向(物理地和电气地)连接至第一存储结构210和第二存储结构220。
56.在另一个示例性实施方式中，阶梯233-1中的各个台阶对应的第三导电层可经由位于阶梯233-1和第一存储结构210之间的多个阶梯(例如，231-1、231-2、232-1以及232-2)中的第三导电层在负x轴方向上(物理地和电气地)连接至第一存储结构210。这是因为阶梯233-1中的且与第一存储结构210之间的第三导电层在负x轴方向上未被切断。图2中箭头表示为阶梯233-1中第三导电层与第一存储结构210和第二存储结构220实现电连接时的电流路径。
57.如图2所示，多个第二桥接结构(例如，250-1～250-3)设置于相邻的阶梯对(例如，阶梯区域203-1内的阶梯对)之间。示例性地，第二桥接结构250-1设置于阶梯对231-1/231-2和232-1/232-2之间，第二桥接结构250-2设置于阶梯对232-1/232-2和233-1/233-2之间，第二桥接结构250-3设置于阶梯对233-1/233-2和234-1/234-2之间。各个第二桥接结构(例如，250-1～250-3)例如沿y轴方向延伸，并与第一桥接结构240和例如阶梯区域203-1内的阶梯对231-1/231-2、232-1/232-2、233-1/233-2连接。
58.在一个示例中，各个第二桥接结构250-1～250-3可包括在z轴方向上与第一桥接结构240中的导电层(例如，第四导电层)一一对应的导电层(例如，第五导电层)，以及与第一桥接结构240中的电介质层(例如，第四电介质层)一一对应的电介质层(例如，第五电介质层)。示例性地，在z轴方向的相同高度或相同高度范围处，第一桥接结构240和各个第二桥接结构250-1～250-3中的各个导电层物理地连接。
59.如图2所示，例如阶梯区域203-1内的多个第二桥接结构(例如，250-1～250-3)中的至少一个第二桥接结构的高度低于第一桥接结构240。示例性地，第二桥接结构250-2的高度低于第一桥接结构240，第二桥接结构250-3的高度低于第一桥接结构240的高度。而第二桥接结构250-1的高度与第一桥接结构240的高度相同。根据本技术实施方式，三维存储器200在例如阶梯区域203-1内具有4个阶梯对，并具有3个第二桥接结构，其中，2个第二桥接结构的高度低于第一桥接结构的高度。需要说明的是，第二桥接结构的数量和高度低于第一桥接结构240的第二桥接结构的数量本技术不做具体地限定。例如，对于在例如阶梯区
域203-1内具有4个阶梯对的三维存储器200而言，第二桥接结构的数量可为1、2或3，并且高度低于第一桥接结构240的第二桥接结构的数量可分别为小于或者等于1、小于或者等于2以及小于或者等于3的正整数。
60.图3是根据本技术另一实施方式的三维存储器300的透视示意图。图3中示出的三维存储器300可为在阶梯区域(例如，303-1)中具有6个阶梯对(或者12个阶梯)的一个示例。其中，三维存储器300中的第一叠层结构311、第二叠层结构321以及多个阶梯对(例如，阶梯区域303-1内的阶梯对331-1/331-2、332-1/332-2、333-1/333-2、334-1/334-2、335-1/335-2以及336-1/336-2)的空间关系和内部结构分别与前文所述的实施方式中的三维存储器200中名称相同的结构相似，本技术实施方式在此不再赘述。
61.如图3所示，第一桥接结构340可包括在x轴方向上的第一部分341和第二部分342-1、342-2。第一部分341位于中部，第二部分342-1、342-2位于第一部分341的两侧，例如分别靠近第一存储结构310和第二存储结构320。示例性地，第二部分342-1、342-2的高度相同。
62.在一个示例中，第一部分341的高度低于第二部分342-1、342-2的高度。换言之，第一桥接结构340中的第四导电层被位于中部且高度较低的第一部分341切断。根据一些实施方式，与各个部分具有高度相同的第一桥接结构相比，如将在下文中描述的那样，通过使第一桥接结构340的第一部分341的高度低于第二部分342-1、342-2的高度，有利于降低形成第一桥接结构340(例如，第一部分341)的工艺难度。
63.在一个示例性实施方式中，对于与第一部分341连接的多个阶梯(例如，331-1、332-2、334-1以及334-2)而言，在例如阶梯333-1中，其各个台阶对应的第三导电层可经由第一桥接结构340(包括第一部分341和第二部分342-1、342-2)中的第四导电层，在负x轴方向和正x轴方向(物理地和电气地)连接至第一存储结构310和第二存储结构320(参考图1)。
64.在另一个示例性实施方式中，阶梯333-1中的各个台阶对应的第三导电层可经由位于阶梯333-1和第一存储结构310之间的多个阶梯(例如，阶梯331-1、331-2、332-1以及332-2)中的第三导电层在负x轴方向上(物理地和电气地)连接至第一存储结构310。这是因为阶梯333-1中的且与第一存储结构310之间的第三导电层在负x轴方向上未被切断。
65.对于与第二部分(例如，342-1)连接的多个阶梯(例如，331-1、331-2、332-1以及332-2)而言，在例如阶梯331-1中，虽然阶梯331-1中的各个台阶对应的第三导电层可经由第二部分342-1中的第四导电层，或者阶梯331-1中的第三导电层直接地在负x轴方向上连接至第一存储结构310。但是在正x轴方向上，由于第一部分341的高度低于第二部分342-1、342-2的高度。换言之，第二部分342-1、342-2中的第四导电层被第一部分341切断。互连结构360电连接被第一部分341切断的第四导电层，使得与第二部分342-1、342-2连接的多个阶梯中的至少部分台阶通过互连结构360与第一存储结构310和第二存储结构320的至少之一电连接。例如，互连结构360可包括多个互连对，各个互连对可将分别位于第二部分342-1和342-2中多个阶梯中的、且位于相同高度处的一组台阶进行电连接。示例性地，第二部分342-1和342-2以及分别与其连接的多个阶梯可相对于第一部分341对称分布，从而使得位于相同高度处的一组台阶分别位于第二部分342-1和342-2连接的多个阶梯中，进而使得通过互连对分别与靠近第一存储结构310和第二存储结构320的至少之一电连接。
66.在一个示例中，互连结构360的互连对可电连接至与第二部分342-1、342-2连接的阶梯中的台阶顶部。如本文所使用的，术语“互连”可广义地包括任何适当类型的互连，诸如
包括在中段制程(meol)和/或后段制程(beol)中的横向互连和垂直互连访问(via)触点。例如，在互连结构360中的互连对可包括在beol中的横向互连线和via触点，例如在金属(m1)层中。在互连结构360中的互连可以包括导电材料，其包括但不限于铜、铝、钨、钴、硅化物或者其任意组合。
67.在一个示例中，对于与第二部分342-1、342-2连接的阶梯中的一些台阶而言，在例如阶梯332-1中，一些台阶的高度低于第一部分341的高度，从而使得这些台阶能够经由第一桥接结构340的第一部分341和第二部分342-1、342-2与第一存储结构310和第二存储结构320的至少之一实现电连接，而不必设置与这些台阶电连接的互连对。
68.多个第二桥接结构(例如，350-1、350-2、350-3、350-4、350-5)设置于相邻的阶梯对之间。示例性地，第二桥接结构350-1设置于阶梯对331-1/331-2和332-1/332-2之间，第二桥接结构350-2设置于阶梯对332-1/332-2和333-1/333-2之间，第二桥接结构350-3设置于阶梯对333-1/333-2和334-1/334-2之间，第二桥接结构350-4设置于阶梯对334-1/334-2和335-1/335-2之间，第二桥接结构350-5设置于阶梯对335-1/335-2和336-1/336-2之间。第二桥接结构350-3的高度低于第一桥接结构340的第二部分342-1、342-2。可选地，第二桥接结构350-3的高度可与第一部分341的高度相同。可选地，第二桥接结构350-3的高度可低于第一部分341的高度。
69.在一个示例中，在第二部分342-1和342-2的高度相同的情况下，第二桥接结构350-1、350-2、350-4以及350-5的高度可与第二部分342-1和342-2的高度相同。可选地，第二桥接结构350-1、350-2、350-4以及350-5的高度可低于第二部分342-1和342-2的高度。
70.根据本技术实施方式，三维存储器300在例如阶梯区域303-1内具有6个阶梯对，并具有5个第二桥接结构，其中，1个第二桥接结构(例如，350-3)的高度低于第一桥接结构340(例如，第一部分341)的高度。需要说明的是，第二桥接结构的数量和高度低于第一桥接结构340的第二桥接结构的数量本技术不做具体地限定。例如，对于在例如阶梯区域303-1内具有6个阶梯对的三维存储器300而言，第二桥接结构的数量可为1、2、3、4或者5，并且高度低于第一桥接结构340的第二桥接结构的数量可分别为小于或者等于1、小于或者等于2、小于或者等于3、小于或者等于4以及小于或者等于5的正整数。
71.图4a至图4d是根据本技术又一实施方式的三维存储器400-1～400-3的透视示意图。图4a至图4d中示出的三维存储器400-1～400-3可为在阶梯区域(例如，403-1)中具有9个阶梯对(或者18个阶梯)的一个示例。其中，三维存储器400-1～400-3中的第一叠层结构411、第二叠层结构421、多个阶梯对(例如，阶梯区域403-1内的阶梯对431-1/431-2、432-1/432-2、433-1/433-2、434-1/434-2、435-1/435-2、436-1/436-2、437-1/437-2、438-1/438-2以及439-1/439-2)的空间关系和内部结构分别与前文所述的实施方式中的三维存储器200中名称相同的结构相似，本技术在此不再赘述。
72.图4a示例了具有两个第二部分442-1、442-2的第一桥接结构440和两个第二桥接结构450-1、450-2的三维存储器400-1的透视示意图。如图4a所示，在一个示例中，第一桥接结构440可包括在x轴方向上的第一部分441-1和第二部分442-1、442-2。第一部分441-1位于中部，第二部分442-1、442-2分别位于第一部分441-1的两侧，例如，分别靠近第一存储结构410和第二存储结构420。第一部分441-1的高度低于第二部分442-1、442-2的高度。根据本技术实施方式，第一部分441-1的高度低于第二部分442-1、442-2的高度，有利于降低形
成第一桥接结构440(例如，第一部分441-1)的工艺(例如，显影工艺)难度，有利于兼容具有堆叠层数较多的三维存储器，例如堆叠层数达到200层以上。可选地，第二部分442-1/442-2的高度相同。
73.在一个示例中，两个第二桥接结构450-1、450-2分别设置于相邻的阶梯对431-1/431-2和432-1/432-2之间，以及阶梯对438-1/438-2和439-1/439-2之间。可选地，第二桥接结构450-1和450-2的高度可低于第一桥接结构440的第二部分442-1和442-2的高度。可选地，第二桥接结构450-1和450-2的高度可分别低于或者等于阶梯431-2和439-1的高度，并且第一部分441-1的高度可与第二桥接结构450-1和450-2的高度相等。根据本技术的实施方式，通过设置第二桥接结构450-1和450-2，将阶梯结构430填充区域限定为阶梯432-1～438-2的上方空间，有利于降低填充工艺的难度。
74.在一个示例中，对于与第二部分(例如，442-1)连接的阶梯(例如，431-1和431-2)而言，互连结构460使得与第二部分442-1和442-2连接的多个阶梯中的至少部分台阶通过互连结构460与第一存储结构410和第二存储结构420的至少之一电连接。例如，互连结构460可包括多个互连对，各个互连对可将分别位于第二部分442-1和442-2中多个阶梯中的、且位于相同高度处的一组台阶进行电连接。示例性地，第二部分442-1和442-2以及分别与其连接的多个阶梯可相对于第一部分441-1对称分布，从而使得位于相同高度处的一组台阶分别位于第二部分442-1和442-2连接的多个阶梯中，进而使得通过互连对分别与两侧的第一存储结构410和第二存储结构420的至少之一电连接。
75.在一个示例中，对于与第二部分442-1和442-2连接的阶梯中的一些台阶而言，例如在阶梯431-2中的台阶的高度低于第一部分441-1的高度，从而使得这些台阶能够经由第一桥接结构440的第一部分441-1和第二部分442-1、442-2与第一存储结构410和第二存储结构420的至少之一实现电连接，而不必设置与这些台阶电连接的互连对。
76.图4b示例了具有四个第二部分442-1、442-2、442-3、442-4的第一桥接结构440和四个第二桥接结构450-1、450-2、450-3、450-4的三维存储器400-2透视示意图。如图4b所示，在一个示例中，第一桥接结构440可包括在x轴方向上的第一部分441-2和第二部分442-1、442-2、442-3、442-4。第一部分441-2位于中部，第二部分442-1和442-3、442-2和442-4和分别位于第一部分441-2的两侧，例如分别靠近第一存储结构410和第二存储结构420。根据本技术实施方式，第一部分441-2的高度低于第二部分442-1、442-2、442-3、442-4的高度，有利于降低形成第一桥接结构440(例如，第一部分441-2)的工艺(例如，显影工艺)难度，有利于兼容具有堆叠层数较多的三维存储器，例如堆叠层数达到200层以上。
77.在一个示例中，第二部分442-1、442-3以及与其连接的阶梯431-1、431-2、432-1、432-2和第二部分442-2、442-4以及与其连接的阶梯439-1、439-2、438-1、438-2相对于第一部分441-2对称分布。可选地，第二部分442-1、442-3的高度沿朝向对称中心的方向依次递减，第二部分442-2、442-4的高度沿朝向对称中心的方向依次递减。
78.在一个示例中，第二桥接结构450-1位于相邻的阶梯对431-1/431-2和432-1/432-2之间，第二桥接结构450-2位于相邻的阶梯对438-1/438-2和439-1/439-2之间，第二桥接结构450-3位于相邻的阶梯对432-1/432-2和433-1/433-2之间，第二桥接结构450-4位于相邻的阶梯对437-1/437-2和438-1/438-2之间。可选地，第二桥接结构450-1和450-2的高度可低于第一桥接结构440的第二部分442-1和442-2的高度，第二桥接结构450-3和450-4的
1/433-2和434-1/434-2之间，第二桥接结构450-6位于相邻的阶梯对436-1/436-2和437-1/437-2之间。
86.在一个示例中，第二桥接结构450-1和450-2的高度可低于第一桥接结构440的第二部分442-1和442-2的高度，第二桥接结构450-3和450-4的高度可低于第一桥接结构440的第二部分442-3和442-4的高度。第二桥接结构450-5和450-6的高度可低于第一桥接结构440的第二部分442-5和442-6的高度。示例性地，第二桥接结构450-1和450-2的高度可分别高于或者等于阶梯431-2和439-1的高度，并且第二部分442-3、442-4的高度可与第二桥接结构450-1和450-2的高度相等。第二桥接结构450-3和450-4的高度可分别高于或者等于阶梯432-2和438-1的高度，并且第二部分442-5、442-6的高度可与第二桥接结构450-3和450-4的高度相等。第二桥接结构450-5和450-6的高度可分别高于或者等于阶梯433-2和437-1的高度，并且第一部分442-3的高度可与第二桥接结构450-5和450-6的高度相等。根据本技术的实施方式，通过设置第二桥接结构450-1、450-2、450-3、450-4、450-5、450-6，将阶梯结构430填充区域限定为阶梯434-1～436-2的上方空间，有利于进一步地降低填充工艺的难度。
87.在一个示例中，对于与第二部分(例如，442-1、442-2、442-3、442-4、442-5、442-6)连接的阶梯(例如，431-1、431-2、432-1、432-2、433-1、433-2、437-1、437-2、438-1、438-2、439-1、439-2)而言，互连结构460使得与第二部分(例如，442-1、442-2、442-3、442-4、442-5、442-6)连接的多个阶梯中的至少部分台阶通过互连结构460与第一存储结构410和第二存储结构420的至少之一电连接。
88.在一个示例中，对于与第二部分(例如，442-1、442-2、442-3、442-4、442-5、442-6)连接的阶梯中的一些台阶而言，例如在阶梯433-1中的台阶的高度低于第一部分441-3的高度，从而使得这些台阶能够经由第一桥接结构440的第一部分441-3和第二部分(例如，442-1、442-2、442-3、442-4、442-5、442-6)与第一存储结构410和第二存储结构420的至少之一实现电连接，而不必设置与这些台阶电连接的互连对。
89.如图4a至4d所示，在一个示例中，选择阶梯结构471-1、471-2分别位于第一存储结构410和阶梯结构430之间以及阶梯结构430和第二存储结构420之间。示例性地，选择栅阶梯结构471-1、471-2可使顶部选择栅极层的导电触点着陆于其各阶梯中的各台阶处。
90.需要说明的是，第二桥接结构的数量和高度低于第一桥接结构440的第二桥接结构的数量本技术不做具体地限定。例如，对于在例如阶梯区域403-1内具有9个阶梯对的三维存储器400-1、400-2、400-2’、400-3而言，第二桥接结构的数量可为1、2、3、4、5、6、7或者8，并且高度低于第一桥接结构440(例如，第二部分442-1或442-2)的第二桥接结构的数量可分别为小于或者等于1、小于或者等于2、小于或者等于3、小于或者等于4、小于或者等于5、小于或者等于6、小于或者等于7或者小于或者等于8的正整数。
91.根据本技术的实施方式，通过设置第二桥接结构能够通过为第一桥接结构提供支撑而降低在形成例如栅缝隙结构和各个导电层的工艺过程中产生弯曲变形的风险，提高工艺窗口。同时，第二桥接结构能够将一个或者多个阶梯划分为由其限定的空间，有利于在这些阶梯上方填充电介质材料的工艺过程中应力释放，进一步地降低由于应力集中而导致的阶梯结构破裂的风险，从整体上提高阶梯结构的稳固性。
92.另外，多个第二桥接结构中的高度低于第一桥接结构的部分的数量可根据实际需
求来确定，例如，使与具有高度较低的阶梯附近的第二桥接结构的高度低于第一桥接结构，有利于降低形成第二桥接结构的工艺难度。可以理解的是，对于上述第二桥接结构而言，如将在下文所描述的，在第二桥接结构和与第二桥接结构连接的阶梯的高度差较大的情况下，高度低于第一桥接结构的第二桥接结构能够在光刻和显影过程中降低两者交界处圆角化问题的风险，从而在后续的填充工艺过程中降低由于圆角化问题而产生的显影残留导致的导电层漏电的风险。因此，有利于兼容叠层结构(例如，第一叠层结构和第二叠层结构)的堆叠层数较多的三维存储器，例如堆叠层数达到200层以上的三维存储器。
93.图5是根据本技术实施方式的三维存储器的制备方法1000的流程图。如图5所示，三维存储器的制备方法1000包括如下步骤：
94.s110，形成沿第一方向设置的第一叠层结构和第二叠层结构。
95.s120，在第一叠层结构和第二叠层结构上形成掩膜层，掩膜层覆盖沿第一方向设置的多个第二桥接结构的区域，其中，每个第二桥接结构沿第二方向延伸，第二方向与第一方向相交。
96.s130，在第一叠层结构与第二叠层结构之间，形成沿第一方向设置的多个阶梯对，以使多个第二桥接结构位于至少部分相邻的阶梯对之间。
97.s140，对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减，以形成第一桥接结构，并使得第一桥接结构的高度高于至少一个第二桥接结构的高度。
98.应理解的是，制备方法1000中所示的步骤不是排它性的，还可以在所示步骤中的任何步骤之前、之后或之间执行其它步骤。此外，所述步骤中的一些步骤可以是同时地执行的或者可以是按照不同于图5所示的顺序执行的。
99.图6a至图6e是根据本技术一实施方式的三维存储器的制备过程中的透视示意图。图7a至图7e是根据本技术一实施方式的三维存储器的制备过程中的掩膜图案。下面结合图6a至图7e进一步地描述上述的步骤s110至s140。
100.制备方法1000起始于步骤s110，形成沿第一方向设置的第一叠层结构和第二叠层结构。
101.在示例性实施方式中，如图6a所示，第一叠层结构611和第二叠层结构621可在x轴方向上相邻(例如，接触)设置，并在后续工艺过程中在第一叠层结构611与第二叠层结构621之间形成第一桥接结构640和例如阶梯区域603-1内的多个阶梯对的阶梯结构630，从而使得位于阶梯结构630两侧的第一叠层结构611和第二叠层结构621的分离。由于上文中详细地描述了第一叠层结构611和第二叠层结构621的内部结构，本技术在此不再赘述。
102.在示例性实施方式中，位于阶梯结构630两侧的第一叠层结构611和第二叠层结构621的部分可分别用于形成第一存储结构610和第二存储结构620。示例性地，在形成第一叠层结构611和第二叠层结构621之后，可采用光刻和刻蚀工艺(例如，湿法刻蚀或者干法刻蚀工艺)以及薄膜沉积工艺形成贯穿第一叠层结构611和第二叠层结构621的多个沟道结构(例如，111(参考图1))，从而形成包括第一叠层结构611和多个沟道结构的第一存储结构610和包括第二叠层结构621和多个沟道结构的第二存储结构620。需要说明的是，形成沟道结构的工艺和形成阶梯结构630的工艺的顺序，本技术不做具体地限定。
103.在示例性实施方式中，第一叠层结构611和第二叠层结构621中的第一导电层和第二导电层可通过“栅极代替”工艺形成。示例性地，可通过诸如物理气相沉积(pvd)、化学气
相沉积(cvd)、原子层沉积(ald)或者其任意组合的薄膜沉积工艺在衬底(未示出)上形成交替叠置的多个电介质层和多个电介质牺牲层，多个电介质牺牲层可位于多个导电层的空间处，并在后续工艺过程中经由例如栅缝隙(参考图1中栅缝隙结构151的位置)将多个电介质牺牲层替换为多个导电层，从而使第一叠层结构611和第二叠层结构621包括交替叠置多个电介质层(例如，第一电介质层和第二电介质层)和多个导电层(例如，第一导电层和第二导电层)。
104.制备方法1000进行到步骤s120，在第一叠层结构和第二叠层结构上形成掩膜层，掩膜层覆盖沿第一方向设置的多个第二桥接结构的区域，其中，每个第二桥接结构沿第二方向延伸，第二方向与第一方向相交。
105.在示例性实施方式中，如图6a和7a所示，对位于第一叠层结构611和第二叠层结构621上的掩膜层710进行图案化，以使掩膜层710(例如，710-1～710-3)覆盖多个第二桥接结构650-1～650-3的对应区域。其中，覆盖多个第二桥接结构650-1～650-3的对应区域的掩膜层710(例如，710-1～710-3)在例如y轴方向上延伸，并沿x轴方向设置，以使后续工艺过程中形成的多个第二桥接结构650-1～650-3位于相邻的阶梯对之间。可选地，掩膜层710(例如，710-4)可覆盖第一桥接结构640的对应区域。可选地，掩膜层710(例如，710-5、710-6)可覆盖第一叠层结构611与第二叠层结构621之间的阶梯结构630以外的区域。经上述工艺处理后，可形成对应于例如阶梯区域603-1内的、且沿x轴方向的多个开口701-1～701-4，开口701-1～701-4的数量可对应于将要形成的例如阶梯区域603-1内的多个阶梯对的数量。
106.在示例性实施方式中，掩膜层710可为硬掩膜，其可由能够维持各种工艺直到形成例如阶梯区域603-1内的多个阶梯对的材料为止(例如，可保留直到至少在下文描述的步骤s140处的第一削减工艺为止)来制成。因此，掩膜层710可在随后的工艺过程中保护第一叠层结构611和第二叠层结构621的被覆盖的部分(例如，第一桥接结构640、多个第二桥接结构650-1～650-3)，直到掩膜层710被移除为止，以使第一叠层结构611和第二叠层结构621的被覆盖的部分保持完整。
107.在一些实施方式中，掩膜层710的材料可包括诸如多晶硅、高介电常数(高k)材料、氮化钛或任何其它适当的硬掩膜材料。示例性地，首先可采用诸如cvd、pvd、ald、电镀、化学镀或者其任意组合的薄膜沉积工艺，在第一叠层结构611和第二叠层结构621上沉积掩膜层710。然后可采用光刻和干法蚀刻和/或湿法蚀刻工艺(诸如反应离子蚀刻(rie))，对掩膜层710进行图案化以形成例如开口701-1～701-4。
108.制备方法1000进行到步骤s130，在第一叠层结构与第二叠层结构之间，形成沿第一方向设置的多个阶梯对，以使多个第二桥接结构位于至少部分相邻的阶梯对之间。
109.在示例性实施方式中，如图6b和7b所示，在不去除掩膜层710的情况下，对位于第一叠层结构611和第二叠层结构621上阶梯掩膜720进行图案化，以形成沿x轴方向的多个开口702-1～702-4，开口702-1～702-4的数量可对应于将要形成的例如阶梯区域603-1内的多个阶梯对的数量。示例性地，各开口702-1～702-4可在y轴方向上跨越将要形成的第一桥接结构640进行延伸。
110.在示例性实施方式中，阶梯掩膜720可为软掩膜(例如，光致抗蚀剂层)。示例性地，可在覆盖有掩膜层710的第一叠层结构611和第二叠层结构621上采用旋涂工艺涂覆光致抗
蚀剂层，以及采用光刻和显影工艺将所涂覆的光致抗蚀剂层进行图案化，来形成阶梯掩膜720。阶梯掩膜720可在修整-刻蚀工艺中进行修整以在x轴方向上形成包括多个台阶的阶梯对。
111.在示例性实施方式中，可通过阶梯掩膜720进行一个或多个修整刻蚀循环，以形成阶梯中的一个或多个台阶。示例性地，可采用例如湿法刻蚀和/或干法刻蚀工艺，来刻蚀未被阶梯掩膜720覆盖的第一叠层结构611和/或第二叠层结构621的一部分。可选地，可通过控制刻蚀速率和/或刻蚀时间来控制刻蚀的厚度(例如，台阶厚度)。可选地，台阶厚度可与材料层对(例如，电介质层和电介质牺牲层对或电介质层和导电层对)的厚度相同。
112.进一步地，可采用任何适当的刻蚀工艺(例如，各向同性的干法刻蚀或湿法刻蚀)来执行对阶梯掩膜720的修整。对阶梯掩膜720的修整可使第一叠层结构611和/或第二叠层结构621的未被阶梯掩膜720覆盖的部分扩大，从而利用修整后阶梯掩膜720来再次刻蚀第一叠层结构611和/或第二叠层结构621的扩大的且未覆盖的部分，以形成台阶。可选地，刻蚀的厚度可与在先前的刻蚀步骤中的刻蚀的厚度相同，从而使得各个台阶的厚度相同。应当理解的是，对光致抗蚀剂层的修整工艺之后是对第一叠层结构611和/或第二叠层结构621的刻蚀工艺，其在本文中称为修整-刻蚀工艺。
113.在上述工艺处理过程中，由于掩膜层710保持第一叠层结构611和第二叠层结构621上，因此，阶梯对形成于例如阶梯区域603-1内。根据示例性实施方式，可通过在各循环中对阶梯掩膜720中修整的尺寸(例如，确定在x轴方向上的尺寸)并且通过在各循环中刻蚀的厚度(例如，确定在z轴方向上的尺寸)，来确定例如阶梯区域603-1内的各个阶梯中的各个台阶的尺寸。示例性地，在各循环中对光致抗蚀剂层的修整尺寸是相同的，从而在阶梯631-1、631-2、632-1、632-2、633-1、633-2、634-1以及634-2中的各台阶的尺寸在x轴方向上是相同的。示例性地，在各循环中的刻蚀厚度是相同的，使得在阶梯631-1、631-2、632-1、632-2、633-1、633-2、634-1以及634-2中的各台阶的厚度在z轴方向上是相同的。由于通过对阶梯掩膜720同时地施加相同的修整-刻蚀工艺，所以经上述工艺处理后，阶梯631-1、631-2、632-1、632-2、633-1、633-2、634-1以及634-2可位于相同的高度处。
114.制备方法1000进行到步骤s140，对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减，以形成第一桥接结构，并使得第一桥接结构的高度高于至少一个第二桥接结构的高度。
115.在示例性实施方式中，如图6c和7c所示，在形成位于相同的高度处阶梯631-1、631-2、632-1、632-2、633-1、633-2、634-1以及634-2后，去除掩膜层710和阶梯掩膜720(参考图7b)。接着，对位于第一叠层结构611和第二叠层结构621上第一削减掩膜730-1～730-4进行图案化。
116.示例性地，第一削减掩膜730-1用于覆盖第一叠层结构611和/或第二叠层结构621的对应于例如阶梯区域603-1内的阶梯631-1、632-2、633-1、634-2区域的部分。需要说明的是，第一削减掩膜730-1同时覆盖于第一叠层结构611和/或第二叠层结构621对应于第二桥接结构650-2区域的部分。第一削减掩膜730-2用于覆盖第一叠层结构611和第二叠层结构621的对应于第一桥接结构640区域的部分。第一削减掩膜730-3、730-4分别用于覆盖第一叠层结构611和/或第二叠层结构621对应于第二桥接结构650-1、650-3区域的部分。换言之，第一削减掩膜730-1～730-4具有用于暴露例如阶梯区域603-1内的阶梯631-2的开口
703-1、阶梯632-1的开口703-2、阶梯633-2的开口703-3、阶梯634-1的开口703-4。
117.示例性地，第一削减掩膜730-1～730-4可包括硬掩膜或软掩膜。在第一削减掩膜730-1～730-4为软掩膜的示例性中，可采用例如旋涂工艺在第一叠层结构611和第二叠层结构621上形成光致抗蚀剂层，以及采用例如光刻和显影工艺图案化所涂覆的光致抗蚀剂层，来形成第一削减掩膜730-1～730-4。需要说明的是，图7c示出的第一削减掩膜730-1～730-4用于清楚地表示第一削减掩膜各个部分覆盖的区域，第一削减掩膜730-1～730-4可同时地通过诸如旋涂、光刻以及显影工艺来形成。示例性地，第一削减掩膜730-1～730-4可用作为刻蚀掩膜，以将暴露的一组阶梯631-2、632-1、633-2以及634-1削减相同的深度，例如15个台阶的厚度总和，并且使第二桥接结构650-1～650-3未进行削减。
118.在本文中，“削减”工艺是通过多个刻蚀循环来减小一个或多个阶梯的深度的工艺。各刻蚀循环可包括刻蚀一个台阶(即，将各个阶梯的高度减小为一个台阶厚度)的一种或多种干法刻蚀和/或湿法刻蚀工艺。
119.在示例性实施方式中，如图6d和7d所示，在一组阶梯631-2、632-1、633-2以及634-1削减相同的深度之后，去除第一削减掩膜730-1～730-4(参考图7c)。接着，对位于第一叠层结构611和第二叠层结构621上第一削减掩膜740-1和740-2进行图案化。
120.示例性地，第一削减掩膜740-1用于覆盖第一叠层结构611和/或第二叠层结构621的对应于例如阶梯区域603-1内的阶梯631-1、631-2、634-1、634-2区域部分。需要说明的是，第一削减掩膜740-1同时覆盖于第一叠层结构611和/或第二叠层结构621对应于第二桥接结构650-1、650-3区域的部分。第一削减掩膜740-2用于覆盖第一叠层结构611和第二叠层结构621的对应于第一桥接结构640区域的部分。换言之，第一削减掩膜740-1～740-2具有用于暴露例如阶梯区域603-1内的阶梯632-1、632-2、633-1、633-2以及第二桥接结构650-2的开口704。
121.示例性地，第一削减掩膜740-1～740-2可包括硬掩膜或软掩膜。示例性地，第一削减掩膜740-1～740-2可用作为刻蚀掩膜，以将暴露的一组阶梯632-1、632-2、633-1、633-2以及第二桥接结构650-2削减相同的深度，例如30个台阶的厚度总和。
122.经过上述工艺处理后，一些阶梯(例如，632-1和633-2)被削减的总深度为两次削减深度总和，例如45个台阶的厚度。一些阶梯(例如，631-2、632-2、633-1、634-1)被削减的总深度为一次削减深度，例如15或者30个台阶厚度总和。另一些阶梯(例如，阶梯631-1和634-2)尚未被削减。
123.在示例性实施方式中，如图6e和7e所示，在一组阶梯632-1、632-2、633-1、633-2以及第二桥接结构650-2削减相同的深度之后，去除第一削减掩膜740-1～740-2(参考图7d)。接着，对位于第一叠层结构611和第二叠层结构621上第一削减掩膜750-1和750-2进行图案化。
124.示例性地，第一削减掩膜750-1用于覆盖第一叠层结构611和/或第二叠层结构621的对应于例如阶梯区域603-1内的阶梯631-1、631-2、632-1、632-2区域部分。需要说明的是，第一削减掩膜750-1同时覆盖于第一叠层结构611和/或第二叠层结构621对应于第二桥接结构650-1、650-2区域的部分。第一削减掩膜740-2用于覆盖第一叠层结构611和第二叠层结构621的对应于第一桥接结构640区域的部分。换言之，第一削减掩膜750-1～750-2具有用于暴露例如阶梯区域603-1内的阶梯633-1、633-2、634-1、634-2以及第二桥接结构
650-4的开口705。
125.示例性地，第一削减掩膜750-1～750-2可包括硬掩膜或软掩膜。示例性地，第一削减掩膜750-1～750-2可用作为刻蚀掩膜，以将暴露的一组阶梯633-1、633-2、634-1、634-2以及第二桥接结构650-3削减相同的深度，例如60个台阶的厚度总和。
126.经过上述工艺处理后，由于第一桥接结构640尚未进行削减，因此经过削减的第二桥接结构650-2和650-3的高度可低于第一桥接结构640的高度。由于第一削减掩膜710～750均包括用于覆盖第一桥接结构640的对应区域的部分，使得多次第一削减工艺应用于例如阶梯区域603-1内的阶梯，而不应用于邻近阶梯区域603-1的第一桥接结构640，从而使得没有被削减的区域变成例如第一桥接结构640。
127.图8a至图8e是根据本技术另一实施方式的三维存储器的制备过程中的透视示意图。图9a至图9e是根据本技术另一实施方式的三维存储器的制备过程中的掩膜图案。下面结合图8a至图9e进一步地描述上述的步骤s110至s140。其中，上文描述的制备方法1000中步骤s110可应用于制备该实施方式的三维存储器中，本技术在此不再赘述。
128.制备方法1000进行到步骤s120，在第一叠层结构和第二叠层结构上形成掩膜层，掩膜层覆盖沿第一方向设置的多个第二桥接结构的区域，其中，每个第二桥接结构沿第二方向延伸，第二方向与第一方向相交。
129.在示例性实施方式中，如图8a和9a所示，对位于第一叠层结构811和第二叠层结构821上的掩膜层910进行图案化，以使掩膜层910(例如，910-1～910-5)覆盖多个第二桥接结构850-1～850-5的对应区域。覆盖多个第二桥接结构850-1～850-5的对应区域的掩膜层910(例如，910-1～910-5)在例如y轴方向上延伸，并沿x轴方向设置，以使后续工艺过程中形成的多个第二桥接结构850-1～850-5位于相邻的阶梯对之间。可选地，掩膜层910(例如，910-6)可覆盖第一桥接结构840的对应区域。可选地，掩膜层910(例如，910-7、910-8)可覆盖第一叠层结构811与第二叠层结构821之间的阶梯结构830以外的区域。经上述工艺处理后，可形成对应于例如阶梯区域803-1内的、且沿x轴方向的多个开口901-1～901-6，开口901-1～901-6的数量可对应于将要形成的例如阶梯区域803-1内的多个阶梯对的数量。
130.在示例性实施方式中，掩膜层910可为硬掩膜，其可由能够维持各种工艺直到形成例如位于阶梯区域803-1内的多个阶梯对的材料为止(例如，可保留直到至少在下文描述的步骤s140处的第一削减工艺为止)来制成。因此，掩膜层910可在随后的工艺过程中保护第一叠层结构811和第二叠层结构821的被覆盖的部分(例如，第一桥接结构840、多个第二桥接结构850-1～850-5)，直到掩膜层910被移除为止，以使第一叠层结构811和第二叠层结构821的被覆盖的部分保持完整。
131.制备方法1000进行到步骤s130，在第一叠层结构与第二叠层结构之间，形成沿第一方向设置的多个阶梯对，以使多个第二桥接结构位于至少部分相邻的阶梯对之间。
132.在示例性实施方式中，如图8b和9b所示，在不去除掩膜层910的情况下，对位于第一叠层结构811和第二叠层结构821上阶梯掩膜920进行图案化，以形成沿x轴方向的多个开口902-1～902-6，开口902-1～902-6的数量可对应于将要形成的例如阶梯区域803-1内的多个阶梯对的数量。示例性地，各开口902-1～902-6可在y轴方向上跨越将要在第一叠层结构811和第二叠层结构821中形成的第一桥接结构840进行延伸。
133.在示例性实施方式中，阶梯掩膜920可为软掩膜(例如，光致抗蚀剂层)。阶梯掩膜
920可在修整-刻蚀工艺中进行修整以在x轴方向上形成包括多个台阶的阶梯对。在上述工艺处理过程中，由于掩膜层910保持第一叠层结构811和第二叠层结构821上，因此，阶梯对形成于例如阶梯区域803-1内。示例性地，在各循环中对光致抗蚀剂层的修整尺寸是相同的，从而在阶梯831-1、831-2、832-1、832-2、833-1、833-2、834-1、834-2、835-1、835-2、836-1以及836-2中的各台阶的尺寸在x轴方向上是相同的。示例性地，在各循环中的刻蚀厚度是相同的，使得在阶梯831-1、831-2、832-1、832-2、833-1、833-2、834-1、834-2、835-1、835-2、836-1以及836-2中的各台阶的厚度在z轴方向上是相同的。由于通过对阶梯掩膜920同时地施加相同的修整-刻蚀工艺，所以经上述工艺处理后，阶梯831-1、831-2、832-1、832-2、833-1、833-2、834-1、834-2、835-1、835-2、836-1以及836-2可位于相同的高度处。
134.制备方法1000进行到步骤s140，对至少部分多个阶梯对中的阶梯和至少部分多个第二桥接结构进行第一削减，以形成第一桥接结构，并使得第一桥接结构的高度高于至少一个第二桥接结构的高度。
135.在实施方式中，如图8c和9c所示，在形成位于相同的高度处阶梯831-1、831-2、832-1、832-2、833-1、833-2、834-1、834-2、835-1、835-2、836-1以及836-2后，去除掩膜层910和阶梯掩膜920(参考图9b)。接着，对位于第一叠层结构811和第二叠层结构821上第一削减掩膜930-1～930-5进行图案化。
136.示例性地，第一削减掩膜930-1用于覆盖第一叠层结构811和/或第二叠层结构821的对应于例如阶梯区域803-1内的阶梯831-1、832-2、833-1、834-2、835-1、836-2区域的部分。需要说明的是，第一削减掩膜930-1同时覆盖于第一叠层结构811和/或第二叠层结构821对应于第二桥接结构850-1和850-4区域的部分。第一削减掩膜930-2用于覆盖第一叠层结构811和/或第二叠层结构821的对应于第一桥接结构840区域的部分。第一削减掩膜930-3、930-4、930-5分别用于第一叠层结构811和/或第二叠层结构821对应于第二桥接结构850-1、850-3、850-5区域的部分。换言之，第一削减掩膜930-1～930-5具有用于暴露例如阶梯区域803-1内的阶梯831-2的开口903-1、阶梯832-1的开口903-2、阶梯833-2的开口903-3、阶梯634-1的开口903-4、阶梯835-2的开口903-5、阶梯836-1的开口903-6。
137.示例性地，第一削减掩膜930-1～930-5可包括硬掩膜或软掩膜。需要说明的是，图9c示出的第一削减掩膜930-1～930-5用于清楚地表示第一削减掩膜各个部分覆盖的区域，第一削减掩膜930-1～930-5可同时地通过诸如旋涂、光刻以及显影工艺来形成。示例性地，第一削减掩膜930-1～930-5可用作为刻蚀掩膜，以将暴露的一组阶梯831-2、832-1、833-2、834-1、835-2、836-1削减相同的深度，例如15个台阶的厚度总和，并且使第二桥接结构850-1～850-5未进行削减。
138.在示例性实施方式中，如图8d和9d所示，在一组阶梯831-2、832-1、833-2、834-1、835-2、836-1削减相同的深度之后，去除第一削减掩膜930-1～930-5(参考图9c)。接着，对位于第一叠层结构811和/或第二叠层结构821上第一削减掩膜940-1～940-3进行图案化。
139.示例性地，第一削减掩膜940-1用于覆盖第一叠层结构811和/或第二叠层结构821的对应于例如阶梯区域803-1内的阶梯831-1、831-2、834-1、834-2、836-1以及836-2区域部分。需要说明的是，第一削减掩膜940-1同时覆盖于第一叠层结构811和/或第二叠层结构821对应于第二桥接结构850-1、850-3、850-4以及850-5区域的部分。第一削减掩膜940-2用于覆盖第一叠层结构811和第二叠层结构821的对应于第一桥接结构840区域的部分。第一
削减掩膜940-3用于覆盖第一叠层结构811和第二叠层结构821的对应于第二桥接结构850-2区域的部分。换言之，第一削减掩膜940-1～940-3具有用于暴露例如阶梯区域803-1内的阶梯832-1、832-2的开口904-1，阶梯833-1、833-2的开口904-2，阶梯835-1、835-2的开口904-3。
140.示例性地，第一削减掩膜940-1～940-3可包括硬掩膜或软掩膜。示例性地，第一削减掩膜940-1～940-3可用作为刻蚀掩膜，以将暴露的一组阶梯832-1、832-2、833-1、833-2、835-1、835-2削减相同的深度，例如30个台阶的厚度总和。
141.经过上述工艺处理后，一些阶梯(例如，832-1、833-2、835-2)被削减的总深度为两次削减深度总和，例如45个台阶的厚度。一些阶梯(例如，831-2、832-2、833-1、834-1、835-1、836-1)被削减的总深度为一次削减深度，例如15或30个台阶厚度。另一些阶梯(例如，阶梯831-1和836-2)尚未被削减。
142.在示例性实施方式中，如图8e和9e所示，在一组阶梯832-1、832-2、833-1、833-2、835-1、835-2削减相同的深度之后，去除第一削减掩膜940-1～940-3(参考图9d)。接着，对位于第一叠层结构811和第二叠层结构821上第二削减掩膜950进行图案化。
143.示例性地，第二削减掩膜950用于覆盖第一叠层结构811和/或第二叠层结构821的对应于例如阶梯区域803-1内的阶梯831-1、831-2、832-1、832-2、835-1、835-2、836-1、836-2区域部分。需要说明的是，第二削减掩膜950同时覆盖于第一叠层结构811和/或第二叠层结构821对应于第二桥接结构850-1、850-2、850-4、850-5区域的部分。第二削减掩膜950同时覆盖第一叠层结构811和第二叠层结构821的对应于第一桥接结构840区域的一部分(第二部分842-1、842-2)。换言之，第二削减掩膜950具有用于暴露例如阶梯区域803-1内的阶梯833-1、833-2、834-1、834-2、第二桥接结构850-3以及与阶梯833-1、833-2、834-1、834-2连接的第一桥接结构840的一部分(第一部分841)的开口905。
144.示例性地，第二削减掩膜950可包括硬掩膜或软掩膜。示例性地，第二削减掩膜950可用作为刻蚀掩膜，以将暴露的一组阶梯833-1、833-2、834-1、834-2、第二桥接结构850-3以及与阶梯833-1、833-2、834-1、834-2连接的第一桥接结构840的一部分(第一部分841)削减相同的深度，例如60个台阶的厚度总和。
145.经过上述工艺处理后，由于第一削减掩膜910～940均包括用于覆盖第一桥接结构840的对应区域的部分，使得多次第一削减工艺应用于例如阶梯区域803-1内的阶梯，而不应用于邻近阶梯区域803-1的桥接结构840，从而使得没有被削减的区域变成例如第一桥接结构840。由于第二削减掩膜950未覆盖第一桥接结构840第一部分841的对应区域的部分，第一桥接结构840的一部分(第二部分842-1和842-2)尚未进行削减，经过第二削减的第二桥接结构850-3的高度可低于第一桥接结构840的第二部分842-1和842-2的高度。
146.在示例性实施方式中，可采用如上文所描述的多次第一削减工艺和第二削减工艺，使得例如阶梯区域803-1内分别与第二部分842-1和842-2连接的多个阶梯，例如阶梯831-1、831-2、832-1、832-2和阶梯835-1、835-2、836-1、836-2在x轴方向上对称分布，从而可使得例如阶梯区域803-1内的分别位于两侧多个阶梯中包括具有相同高度的一组台阶。可以理解的是，还可通过对执行第一削减和/或第二削减工艺的次数、执行第一削减和/或第二削减工艺过程中对执行削减的阶梯的数量和组合、执行第一削减和/或第二削减工艺过程中的削减深度以及执行第一削减和/或第二削减工艺过程中的顺序的优化组合，使得
位于靠近第一存储结构810和第二存储结构820(即，两侧)的多个阶梯在x轴方向上对称分布。
147.制备方法1000进行步骤s140之后，进行形成互连结构的步骤。如图8e所示，互连结构860可包括多个互连对，各个互连对可将分别位于第二部分842-1和第二部分842-2的多个阶梯中的、且位于相同高度处的一组台阶进行电连接。示例性地，互连结构860可大致位于例如阶梯区域803-1的上方并分别与一组台阶相接触。示例性地，形成互连结构860的工艺方法可包括但不限于采用cvd、pvd、ald或者其任意组合的一种或多种薄膜沉积工艺在阶梯结构830上方沉积绝缘材料(例如，氧化硅和/或氮化硅)。然后，可采用诸如光刻和刻蚀工艺(例如，干法或者湿法刻蚀工艺)形成穿过绝缘材料的开口并且采用包括但不限于cvd、pvd、ald、电化学沉积或者其任意组合的一种或多种薄膜沉积工艺将诸如铜、铝、钨、钴、硅化物或其任意组合的导电材料沉积到开口中，来形成穿过绝缘材料的互连对以接触位于例如阶梯区域803-1的上方的一组台阶。
148.图10a和图10b是根据本技术实施方式的存储器系统2000a和2000b的示意图。如图10a和图10b所示，存储器系统2000a或2000b包括至少一个三维存储器2100和存储控制器2200。
149.三维存储器2100可包括上文中任意实施方式所描述的结构，本技术对此不再赘述。存储控制器2200可通过例如通道(未示出)控制三维存储器2100，并且三维存储器2100可基于存储控制器2200的控制而执行操作。示例性地，三维存储器2100可例如通过通道从存储控制器2200接收命令和地址并且访问响应于该地址的存储阵列结构的区域。换言之，三维存储器2100可对由地址选择的区域执行与命令相对应的内部操作。
150.在一些示例中，存储控制器2200和一个或多个三维存储器2100可被集成到各种类型的存储设备中，换言之，存储器系统2000a、2000b可被实施并且封装到不同类型的最终电子产品中。在如图10a中所示的一个示例中，存储控制器2200和单个三维存储器2100可被集成到存储卡形式的存储器系统2200a中。存储卡可包括pc卡(pcmcia，个人计算机存储卡国际协会)、紧凑闪存(cf)卡、智能媒体(sm)卡、存储棒、多媒体卡(mmc、rs-mmc、mmcmicro)、sd卡(sd、minisd、microsd、sdhc)、通用闪存存储卡(ufs)等。存储卡形式的存储器系统2200a还可包括将其与主机(未示出)耦合的存储卡连接器2300a。
151.在如图10b中所示的另一示例中，存储控制器2200和多个三维存储器2100可被集成到固态硬盘(ssd)形成的存储器系统2000b中。固态硬盘(ssd)还可包括将其与主机耦合的ssd连接器2300b。在一些实施方式中，固态硬盘(ssd)的存储容量和/或操作速度可高于存储卡的存储容量和/或操作速度。
152.以上描述仅为本技术的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。