芯片封装结构和功率器件的制作方法

1.本技术涉及半导体技术领域，特别是一种芯片封装结构和功率器件。


背景技术：

2.随着电源模组小型化的发展，功率器件的工作频率不断提高，对功率器件中的芯片封装结构的寄生参数及驱动带来越来越严苛的要求。芯片封装结构的源极产生的寄生电感在高频应用环境中会使得芯片封装结构的功率回路中造成振荡，容易导致芯片封装结构出现误开现象，而影响功率器件的开关性能。


技术实现要素：

3.本技术旨在至少解决现有技术中存在的技术问题之一。为此，本技术提供了一种芯片封装结构和功率器件。
4.本技术实施方式的芯片封装结构，包括引脚、驱动晶体管和芯片，所述芯片的源极连接所述驱动晶体管的栅极，所述芯片的栅极连接所述驱动晶体管的源极；
5.所述引脚包括第一引脚、第二引脚、第三引脚和第四引脚，所述第一引脚连接所述芯片的漏极且所述第二引脚连接所述驱动晶体管的源极以形成功率回路，所述第三引脚连接所述驱动晶体管的源极且所述第四引脚连接所述驱动晶体管的栅极以形成驱动回路。
6.在某些实施方式中，所述驱动晶体管为垂直导电结构。
7.在某些实施方式中，所述驱动晶体管为增强型驱动晶体管。
8.在某些实施方式中，所述芯片包括氮化镓芯片。
9.在某些实施方式中，所述氮化镓芯片为耗尽型氮化镓芯片。
10.本技术实施方式的功率器件，包括上述的芯片封装结构。
11.在某些实施方式中，所述功率器件采用to-247封装。
12.在某些实施方式中，所述功率器件还包括封装壳体，所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚依次间隔排列并部分伸入所述封装壳体内。
13.在某些实施方式中，所述第一引脚与所述第二引脚的间距大于所述第二引脚与所述第三引脚的间距。
14.在某些实施方式中，所述封装壳体包括第一壳体、第二壳体和金属基板，所述金属基板设置于第一壳体上，所述第一壳体和第二壳体合围形成空间，所述驱动晶体管和所述芯片位于所述空间内，其中，所述驱动晶体管设置于所述金属基板上，所述芯片设置于所述第一壳体上。
15.在某些实施方式中，所述驱动晶体管的源极和栅极位于远离所述金属基板的一侧，所述驱动晶体管的漏极连接所述金属基板。
16.本技术实施方式的芯片封装结构和功率器件中，通过第一引脚连接芯片的漏极且第二引脚连接驱动晶体管的源极而形成功率回路，并通过第三引脚连接驱动晶体管的源极且第四引脚连接驱动晶体管的栅极设置，能够有效将共用驱动晶体管的源极的驱动回路和
功率回路隔离。从而可以使得驱动晶体管源极的寄生电感减少，而降低了驱动晶体管源极的寄生电感对驱动回路造成的震荡，如此，有效避免了驱动回路因震荡而导致出现误开现象，提高功率器件的可靠性，并且，可以提高功率器件的开关速度以及降低导通损耗。
17.本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
18.本技术的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
19.图1是本技术某些实施方式中的功率器件的结构示意图。
20.图2是本技术某些实施方式的功率器件的整体示意图。
21.图3是本技术某些实施方式的驱动晶体管和芯片的连接示意图。
22.附图元件标号
23.芯片封装结构10、引脚11、第一引脚111、第二引脚112、第三引脚113、第四引脚114、驱动晶体管13、芯片15；
24.封装壳体20、第一壳体21、第二壳体22、金属基板23、功率器件100。
具体实施方式
25.下面详细描述本技术的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。
26.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
27.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
28.在本技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示
第一特征水平高度小于第二特征。
29.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
30.同时随着电源模组小型化的发展，功率器件的工作频率在不断提高，通常，功率器件的工作频率在100khz-130khz。氮化镓器件作为功率器件的一种，氮化镓器件相比于si和sic具有更高的电子迁移率、饱和电子速度和击穿电场。氮化镓器件可以实现更小的导通电阻和栅极电荷(意味着更优秀的传导和开关性能)。因此，因此，氮化镓器件广泛应用于电源适配器、车载充电、数据中心等领域。
31.氮化镓器件按照器件工作模式，可分为常开型(耗尽型)和常关型(增强型)两种方式。增强型氮化镓器件当栅源电压大于零时，漏源极之间2deg通道形成，器件导通。耗尽型氮化镓器件当栅源电压为零时，漏源极之间已存在2deg通道，器件导通，当栅源电压小于零时，漏源极2deg通道断开，器件截止。由于耗尽型氮化镓器需要负栅压关断，启动过程中可能会出现过冲或失去功率控制，对驱动电路设计是个极大的挑战，容易带来短路等安全问题。
32.相关技术中，可将耗尽型氮化镓器件与低压si mosfet封装串联形成级联结构而作为新的功率器件，其中，si mosfet的输出电压决定了氮化镓器件的输入电压，在导通模式下，耗尽型氮化镓器件与低压si mosfet共享相同的沟道电流，可以很容易地适应传统驱动电路方案，降低了系统端更换功率器件的成本和技术需求。然而，这种级联结构采用共源共栅型连接，功率回路及驱动回路共用源极的方式，增加了封装的复杂性，源极的寄生电感在高频应用环境中会在功率回路中造成振荡，这种振荡会造成功率器件误开，可能影响功率器件的开关性能。
33.有鉴于此，请结合图1和图3，本技术实施方式的功率器件100，功率器件100包括芯片封装结构10。
34.芯片封装结构10包括有引脚11、驱动晶体管13和芯片15，芯片15的源极连接驱动晶体管13的栅极，芯片15的栅极连接驱动晶体管13的源极；
35.引脚11包括第一引脚111、第二引脚112、第三引脚113和第四引脚114，第一引脚111连接芯片15的漏极且第二引脚112连接驱动晶体管13的源极以形成功率回路，第三引脚113连接驱动晶体管13的源极且第四引脚114连接驱动晶体管13的栅极以形成驱动回路。
36.本技术实施方式的功率器件100和芯片封装结构10中，通过第一引脚111连接芯片15的漏极且第二引脚112连接驱动晶体管13的源极而形成功率回路，并通过第三引脚113连接驱动晶体管13的源极且第四引脚114连接驱动晶体管13的栅极设置，能够有效将共用驱动晶体管13的源极的驱动回路和功率回路隔离。从而可以使得驱动晶体管13源极的寄生电感减少，而降低了驱动晶体管13源极的寄生电感对驱动回路造成的震荡，如此，有效避免了驱动回路因震荡而导致出现误开现象，提高功率器件100的可靠性，并且，可以提高功率器件100的开关速度以及降低导通损耗。
37.需要说明的是，功率器件100的工作频率范围可以在100khz-130khz之间。例如，在一些示例中，功率器件100的工作频率为120khz。又例如，在一些示例中，功率器件100的工作频率为130khz。
38.在某些实施方式中，功率器件100采用to-247封装。
39.需要说明的是，to247是一种小外形封装，属于表面贴封装型的一种，247是封装标准的序号。to-247封装尺寸介于模块与单管之间，能封装大部分的电子元器件，to247一般为非绝缘封装，具有较好的散热能力。并且，击穿电压大于650v以上，例如，本技术的功率器件100的击穿电压可以为900v。如此，可以减小功率器件100体积，同时可以提高功率器件100的散热能力。
40.驱动电源用于控制芯片15的开启与关闭。驱动晶体管13可以为金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transisto，mosfet)，更具体地，驱动晶体管13可以为增强型si mosfet。需要说明的是，增强型驱动晶体管13在栅极g、源极s之间加正电压v
gs
及在漏极d、源极s之间加正电压v
ds
，则产生正向工作电流id。改变v
gs
的电压可控制工作电流id。
41.在某些实施方式中，驱动晶体管13采用垂直导电结构。具体地，驱动晶体管13可以为功率场效应管，具有垂直导电性。功率场效应管是一种的高效、功率开关器件。它不仅继承了mos场效应管输入阻抗高(≥108w)、驱动电流小(左右0.1μa左右)，还具有耐压高(最高可耐压1200v)、工作电流大(1.5a～100a)、输出功率高(1～250w)、跨导的线性好、开关速度快等优良特性。如此，能够提高驱动晶体管13的耐压和耐电流能力。
42.芯片15可以为氮化镓芯片15，也即是，在本技术中，氮化镓芯片15的源极连接驱动晶体管13的栅极，氮化镓芯片15的栅极连接驱动晶体管13的源极。更为具体地，芯片15为耗尽型氮化镓芯片15。耗尽型氮化镓芯片15是指在栅极没有驱动电压的时候就开始导通，需要负压才能关断。
43.请结合图1和图2，在某些实施方式中，功率器件100还包括封装壳体20，驱动晶体管13和芯片15间隔设置于封装壳体20内，封装壳体20用于封装驱动晶体管13和芯片15。第一引脚111、第二引脚112、第三引脚113和第四引脚114依次间隔排列并部分伸入封装壳体20内。
44.具体地，封装壳体20基本呈矩形体状，包括第一壳体21、第二壳体22和金属基板23，金属基板23设置于第一壳体21上，第一壳体21和第二壳体22合围形成空间，驱动晶体管13和芯片15位于空间内，并且驱动晶体管13设置于金属基板23上，芯片15设置在第一壳体21上。其中，驱动晶体管13的源极和栅极位于背离第一壳体21的一侧，驱动晶体管13的漏极连接金属基板23，芯片15的源极可通过引线连接金属基板23以实现和驱动晶体管13的漏极连接，芯片15的栅极通过引线连接驱动晶体管13的源极。
45.第一引脚111、第二引脚112、第三引脚113和第四引脚114平行设置且依次间隔排列，其中，第二引脚112、第三引脚113和第四引脚114可等间距排列，也即是，第二引脚112与第三引脚113的间距等于第三引脚113与第四引脚114的间距。
46.第一引脚111、第二引脚112、第三引脚113和第四引脚114可以为等长，并且，都部分伸入封装壳体20内，其中，第一引脚111部分伸入封装壳体20内并通过引线与芯片15的漏极连接，用于接入外部电源，第二引脚112、第三引脚113部分伸入封装壳体20内并通过引线
与驱动晶体管13的栅极连接，第四引脚114部分伸入封装壳体20内并通过引线连接驱动晶体管13的栅极，第四引脚114用于控制驱动晶体管13的关断以控制芯片15的开启和关闭。
47.进一步地，第一引脚111和第二引脚112之间的距离大于第二引脚112和第三引脚113的距离。例如，第一引脚111和第二引脚112之间的距离等于第二引脚112和第三引脚113的距离的两倍。可以理解地，第一引脚111用于接入的外部电源，而功率器件100应用于650v以上的高压电源，第一引脚111处的电压较高，若第一引脚111和第二引脚112相距过近，第一引脚111与第二引脚112之间容易产生电磁干扰，从而影响功率器件100的开关性能，因此，将第一引脚111和第二引脚112之间的距离设置较大，避免了第一引脚111与第二引脚112之间产生电磁干扰，保证功率器件100的开关性能。
48.在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
49.尽管已经示出和描述了本技术的实施方式，本领域的普通技术人员可以理解：在不脱离本技术的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本技术的范围由权利要求及其等同物限定。