器件结构及其制造方法与流程

1.本发明涉及半导体加工技术领域，尤其涉及器件结构及其制造方法。


背景技术：

2.微电子机械系统(micro-electro-mechanical system,mems)内部结构一般在微米甚至纳米量级，独立的智能系统。mems具有微型化、智能化、多功能、高集成度和适于大批量生产等优点，在电子、医学、工业、汽车和航空航天系统等领域有广泛的应用前景。
3.传统的mems加工工艺中，如侧壁高度较高时，后续的沉积工艺会因为边墙效应导致不需要薄膜沉积的台阶侧壁产生薄膜残留，容易引起短路的问题。
4.因此，有必要开发新型的器件结构及其制造方法以解决现有技术存在的上述问题。


技术实现要素：

5.本发明的目的在于提供一种器件结构及其制造方法，有利于电信号引出且能最大限度避免在不需要薄膜沉积的台阶侧壁产生薄膜残留，节省后续去除侧壁薄膜的步骤，以有利于提升器件性能并控制成本。
6.为实现上述目的，本发明的器件结构包括：
7.顺次堆叠的衬底、第一目标薄膜电阻层和第二目标薄膜电阻层，以及侧壁导电层，所述衬底包括与所述侧壁导电层电接触的衬底导电层；
8.所述第一目标薄膜电阻层的至少一侧壁和所述第二目标薄膜电阻层的位于同侧的侧壁均设有开口以围成至少一个缺口结构，所述侧壁导电层覆盖所述缺口结构的至少部分侧壁；
9.所述第二目标薄膜电阻层遮蔽所述第一目标薄膜电阻层的至少一侧侧壁；
10.所述至少一个缺口结构与所述第一目标薄膜电阻层的为所述第二目标薄膜电阻层所遮蔽的侧壁位于不同侧。
11.本发明的所述器件结构有益效果在于：顺次堆叠的所述衬底、所述第一目标薄膜电阻层和所述第二目标薄膜电阻层中，所述衬底包括与所述侧壁导电层电接触的衬底导电层，所述第一目标薄膜电阻层的至少一侧壁和所述第二目标薄膜电阻层的位于同侧的侧壁均设有开口以围成至少一个缺口结构，且所述侧壁导电层覆盖所述缺口结构的至少部分侧壁，所述第二目标薄膜电阻层遮蔽所述第一目标薄膜电阻层的至少一侧侧壁，且所述至少一个缺口结构与所述第一目标薄膜电阻层的为所述第二目标薄膜电阻层所遮蔽的侧壁位于不同侧，能够最大限度避免在不需要薄膜沉积的台阶侧壁产生薄膜残留，节省后续去除侧壁薄膜的步骤，以有利于提升器件性能并控制成本。
12.优选的，至少两个所述缺口结构分别沿第一径向方向相对排布，所述第二目标薄膜电阻层沿第二径向方向的两个端部遮蔽所述第一目标薄膜电阻层相对的两个侧壁，所述第二径向方向在同一水平面上垂直于所述第一径向方向。
13.进一步优选的，所述器件结构还包括覆盖所述第二目标薄膜电阻层顶部并与所述侧壁导电层电接触的顶部导电层。
14.进一步优选的，所述顶部导电层包括沿所述第一径向方向排布的若干顶面导电层，所述若干顶面导电层覆盖所述第二目标薄膜电阻层的部分顶面并彼此之间电绝缘。
15.进一步优选的，所述若干顶面导电层与所述侧壁导电层电接触。
16.进一步优选的，所述顶部导电层还包括覆盖所述第二目标薄膜电阻层至少部分侧壁的顶部侧壁导电层，所述若干顶面导电层通过所述顶部侧壁导电层与所述侧壁导电层电接触。
17.优选的，所述衬底还包括与所述衬底导电层电接触的功能层，以提供电信号。
18.本发明所述器件结构的制造方法包括以下步骤：
19.s0：提供表面覆盖有牺牲层的衬底，所述牺牲层包括使所述衬底部分表面露出的第一槽结构；
20.s1：使用第一薄膜电阻材料对所述衬底进行沉积后去除部分所述第一薄膜电阻材料，以形成填充所述第一槽结构的第一薄膜电阻层；
21.s2：使用第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后去除部分所述第二薄膜电阻材料，以形成覆盖所述第一薄膜电阻层顶面和所述牺牲层的部分顶面的第二薄膜电阻层；
22.s3：自所述第二薄膜电阻层的靠近至少一侧边缘的顶面起去除部分所述第二薄膜电阻层和部分所述第一薄膜电阻层直至所述衬底的部分表面和所述牺牲层的部分侧壁露出，使形成的第二目标薄膜电阻层覆盖形成的第一目标薄膜电阻层顶面以及所述牺牲层部分顶面，且所述第一目标薄膜电阻层的至少一侧壁和第二目标薄膜电阻层的位于同侧的侧壁均形成开口以围成缺口结构；
23.s4：去除所述牺牲层后，对得到的结构沉积导电材料后去除部分所述导电材料，形成覆盖所述缺口结构至少部分侧壁的侧壁导电层，以及覆盖所述衬底部分表面并与所述侧壁导电层电接触的衬底导电层。
24.本发明所述器件结构制造方法的有益效果在于：通过所述步骤s2形成覆盖所述第一薄膜电阻层顶面和所述牺牲层的部分顶面的第二薄膜电阻层后，再通过所述步骤s3自所述第二薄膜电阻层的靠近至少一侧边缘的顶面起去除部分所述第二薄膜电阻层和部分所述第一薄膜电阻层直至所述衬底的部分表面和所述牺牲层的部分侧壁露出，使形成的第二目标薄膜电阻层覆盖形成的第一目标薄膜电阻层顶面以及所述牺牲层部分顶面，且所述第一目标薄膜电阻层的至少一侧壁和第二目标薄膜电阻层的位于同侧的侧壁均形成开口以围成缺口结构，最后再通过所述步骤s4去除所述牺牲层后，对得到的结构沉积导电材料后去除部分所述导电材料，形成覆盖所述缺口结构至少部分侧壁的侧壁导电层，以及覆盖所述衬底部分表面并与所述侧壁导电层电接触的衬底导电层，能够有利于自所述衬底引出电信号，并最大限度避免在不需要薄膜沉积的台阶侧壁产生薄膜残留，节省后续去除侧壁薄膜的步骤，以有利于提升器件性能并控制成本。
25.优选的，所述步骤s2中，使用第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后去除部分所述第二薄膜电阻材料的步骤包括：使用所述第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后图形化所述第二薄膜电阻层，使所述第二薄膜电阻层沿第一
径向方向覆盖所述第一薄膜电阻层的顶面，所述步骤s3中，当所述缺口结构的数目至少为2，所有所述缺口结构位于所述第一目标薄膜层的沿所述第一径向方向相对的两侧。
26.进一步优选的，所述步骤s2中，执行使用所述第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后图形化所述第二薄膜电阻层的步骤，还使所述第二薄膜电阻层沿第二径向方向覆盖所述第一薄膜电阻层的顶面和所述牺牲层的至少部分顶面：所述第二径向方向在同一水平面上垂直于所述第一径向方向。
27.进一步优选的，所述步骤s3中，自所述第二薄膜电阻层的靠近至少一侧边缘的顶面起去除部分所述第一薄膜电阻层和部分所述第二薄膜电阻层直至所述衬底的部分表面露出的步骤包括：自所述第二薄膜电阻层沿所述第一径向方向的相对两侧边缘附近的顶面起去除部分所述第一薄膜电阻层和部分所述第二薄膜电阻层直至所述衬底的部分表面露出，形成由所述第一目标薄膜电阻层、所述第二目标薄膜电阻层、所述牺牲层和所述衬底围成的第二槽结构，并使所述第二槽结构中，所述第一目标薄膜电阻层的至少一侧侧壁与所述第二目标薄膜电阻层的位于同侧的侧壁齐平。
28.优选的，所述步骤s4中，对得到的结构沉积导电材料后去除部分所述导电材料的步骤包括：去除覆盖所述第二目标薄膜电阻层表面的部分所述导电材料，形成与所述侧壁导电层电接触的顶部导电层。
29.进一步优选的，所述顶部导电层包括若干顶面导电层，去除覆盖所述第二目标薄膜电阻层表面的部分所述导电材料的步骤包括：去除覆盖所述第二目标薄膜电阻层顶面的部分所述导电材料以形成沿所述第一径向方向排布并相互绝缘，并与所述侧壁导电层电接触的若干顶面导电层。
30.进一步优选的，所述顶部导电层包括顶面汇流导电层和若干顶面导电层，去除覆盖所述第二目标薄膜电阻层表面的部分所述导电材料的步骤包括：去除覆盖所述第二目标薄膜电阻层顶面的部分所述导电材料以形成沿所述第一径向方向排布并相互绝缘的若干顶面导电层，以及形成与所述若干顶面导电层电接触，并与所述侧壁导电层电接触的顶面汇流导电层。
31.进一步优选的，所述顶部导电层包括顶部侧壁导电层，去除覆盖所述第二目标薄膜电阻层表面的部分所述导电材料以形成所述顶部侧壁导电层，并使所述顶部侧壁导电层与所述侧壁导电层、所述顶面汇流导电层或至少一个所述顶面导电层电接触。
附图说明
32.图1为本发明实施例的器件结构俯视图；
33.图2为图1所示的器件结构沿a-a线的剖视图；
34.图3为图1所示的器件结构沿b-b线的剖视图。
35.图4为图1所示结构设置导电层后所得到的结构沿a-a方向的一种剖视图；
36.图5为图1所示结构设置导电层后所得到的结构沿a-a方向的另一种剖视图；
37.图6为图1所示的结构设置导电层后所得到结构的俯视图；
38.图7是图6所示结构沿b-b方向的剖视图；
39.图8为本发明实施例的衬底的俯视图；
40.图9为沿图8所示的a-a方向形成的剖视图；
41.图10为在图8所示结构基础上沉积第一薄膜电阻材料并去除部分第一薄膜电阻材料后所得结构的示意图；
42.图11为沿图10所示的a-a方向形成的剖视图；
43.图12为在图10所示结构基础上使用第二薄膜电阻材料沉积并去除部分所述第二薄膜电阻材料后所得结构的示意图；
44.图13为沿图12所示a-a方向的剖视图；
45.图14为在图12所示结构基础上去除部分第一薄膜电阻层和部分第二薄膜电阻层后所形成结构的示意图；
46.图15为沿图14所示的b-b方向的剖视图；
47.图16为本发明实施例的一种顶部导电层在第二薄膜电阻层上的排布情况示意图；
48.图17为本发明实施例的另一种顶部导电层在第二薄膜电阻层上的排布情况示意图。
具体实施方式
49.为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
50.本发明实施例提供了一种器件结构及其制造方法，以最大限度避免在不需要薄膜沉积的台阶侧壁产生薄膜残留，节省后续去除侧壁薄膜的步骤，以有利于提升器件性能并控制成本。
51.一些实施例中，参照图1至图3，图1所示的器件结构包括顺次堆叠的衬底1、第一目标薄膜电阻层2和第二目标薄膜电阻层3。所述第一目标薄膜电阻层的至少一侧壁和所述第二目标薄膜电阻层的位于同侧的侧壁均设有开口(图中未标示)以围成缺口结构31。
52.一些实施例中，所述衬底1为硅衬底。
53.一些实施例中，所述衬底1还包括功能部，以产生电信号。
54.一些实施例中，所述衬底1为设置有cmos处理电路的硅衬底，使所述器件结构兼容cmos。所述cmos处理电路为所述功能部。
55.一些实施例中，组成所述第一目标薄膜电阻层2的第一薄膜电阻材料和组成所述第二目标薄膜电阻层3的第二薄膜电阻材料为掺杂的多晶硅，或者掺杂的非晶硅。
56.一些实施例中，所述第一目标薄膜电阻层2和所述第二目标薄膜电阻层3具有相同的组成材料。
57.一些实施例中，所述缺口结构31沿所述第二目标薄膜电阻层3的第一径向方向形成于所述第二目标薄膜电阻层3的至少一侧侧壁以及所述第一目标薄膜电阻层2的位于同侧的侧壁。所述第一径向方向沿所述第二目标薄膜电阻层3的顶面延伸方向由所述第二目标薄膜电阻层3的第一侧壁32指向与所述第一侧壁32相对的第二侧壁33。
58.一些实施例中，参照图1，所述第一径向方向沿b-b方向。
59.一些实施例中，参照图1，所述第二目标薄膜电阻层3沿b-b方向相对的所述第一侧壁32和所述第二侧壁33，所述第一目标薄膜电阻层2的与所述第一侧壁32位于同侧的侧壁，以及所述第一目标薄膜电阻层2的与所述第二侧壁33位于同侧的侧壁均开设有开口(图中未标示)，以形成相对的两个所述缺口结构31。
60.一些实施例中，所述缺口结构31在所位于的侧壁上的具体位置以及个数可以根据工艺需求进行灵活调整。
61.一些实施例中，至少一个所述缺口结构31与所述第一目标薄膜电阻层2的为所述第二目标薄膜电阻层3所遮蔽的侧壁位于不同侧。在一些应用场景下，所述至少一个所述缺口结构31所位于的侧壁会进一步设置导电层来引出衬底所设置电路的电信号，将至少一个所述缺口结构31设置为与所述第一目标薄膜电阻层2的为所述第二目标薄膜电阻层3所遮蔽的侧壁位于不同侧，可以减少不同导电层之间的相互干扰。
62.一些实施例中，所述第二目标薄膜电阻层3在所述衬底1上的投影面积大于所述第一目标薄膜电阻层2沿同一方向在所述衬底1上的投影面积，使所述第二目标薄膜电阻层3能够遮蔽所述第一目标薄膜电阻层2的至少一侧侧壁，能够最大限度避免在不需要薄膜沉积的台阶侧壁产生薄膜残留，节省后续去除侧壁薄膜的步骤，以有利于提升器件性能并控制成本。
63.一些实施例中，参照图2，所述第二目标薄膜电阻层3在所述衬底1上的投影面积为所述第二目标薄膜电阻层3沿垂直方向朝向所述衬底1投影所形成投影图形边缘所围成的面积。
64.一些实施例中，参照图1和图2，所述第二目标薄膜电阻层3的位于所述缺口结构31两侧的部分分别遮蔽所述第一目标薄膜电阻层2的一侧侧壁，即所述第二目标薄膜电阻层3能够遮蔽所述第一目标薄膜电阻层2的第三侧壁23以及与所述第三侧壁23相对的第四侧壁24。
65.一些实施例中，所述第二目标薄膜电阻层3的参与形成所述缺口结构31的部分侧壁与所述第一目标薄膜电阻层2的位于同侧的部分侧壁齐平，具体所需要齐平的侧壁可根据工艺需求进行灵活调整。
66.一些实施例中，所述器件结构还包括导电层。
67.一些实施例中，所述导电层的组成材料为金属钛、金属钽、金属铝、金属铜、氮化钛和氮化钽的至少一种。
68.一些实施例中，所述导电层包括覆盖所述第二目标薄膜电阻层3顶部的顶部导电层。
69.一些实施例中，所述顶部导电层包括若干顶面导电层。参照图4和图6，若干顶面导电层51沿所述第二目标薄膜电阻层3的第二径向方向，即图6所示的a-a方向延伸并覆盖第二目标薄膜电阻层3部分顶面，若干所述顶面导电层51之间彼此电绝缘。
70.一些实施例中，若干所述顶面导电层51相互平行。
71.一些实施例中，所述顶部导电层还包括覆盖所述第二目标薄膜电阻层3至少部分侧壁的顶部侧壁导电层。
72.一些实施例中，参照图4和图6，在使用导电材料衬底的过程中，形成的顶部侧壁导
电层52还覆盖了所述第二目标薄膜电阻层3的至少部分侧壁。由于所述第一目标薄膜电阻层2的厚度较高，如其不需要沉积导电层的侧壁形成了导电层，后续通过图形化工艺难以去除。而所述第二目标薄膜电阻层3覆盖了所述第一目标薄膜电阻层2的顶面，且能够遮蔽所述第一目标薄膜电阻层2的至少一侧侧壁，从而使得所述第一目标薄膜电阻层2的不需要沉积薄膜的侧壁得到遮蔽和保护，加之所述第二目标薄膜电阻层3的厚度远小于所述第一目标薄膜电阻层2的厚度，根据工艺需求在所述第二目标薄膜电阻层3的至少部分侧壁形成所述顶部侧壁导电层52，不仅避免了对所述第一目标薄膜电阻层2进行图形化，还有利于后续通过所述顶部侧壁导电层52与侧壁导电层的电接触实现电信号的引出。
73.一些实施例中，参照图4和图5，根据实际的工艺要求，即使需要去除所述第二目标薄膜电阻层3的侧壁沉积形成的所述顶部侧壁导电层52，由于所述顶部侧壁导电层52的厚度小，且位于所述第一目标薄膜电阻层2的上方，也很容易通过后续的图形化工艺去除。
74.一些实施例中，所述导电层还包括侧壁导电层。所述侧壁导电层覆盖所述缺口结构31的至少一侧壁，以及覆盖所述第一目标薄膜电阻层2的与所述缺口结构31的至少一侧壁位于同侧的侧壁。具体的，参照图1、图3和图7，侧壁导电层53覆盖所述第二目标薄膜电阻层3的相对的第一缺口侧壁36和第二缺口侧壁37，还覆盖所述第一目标薄膜电阻层2的与所述第一缺口侧壁36位于同一侧的第一目标薄膜侧壁21，以及覆盖与所述第二缺口侧壁37位于同一侧的第二目标薄膜侧壁22。
75.一些实施例中，所述第一缺口侧壁36与所述第一目标薄膜侧壁21齐平。
76.一些实施例中，所述第二缺口侧壁37与所述第二目标薄膜侧壁22齐平。
77.一些实施例中，所述侧壁导电层与所述若干顶面导电层电接触。具体的，参照图3至图7，若干所述顶面导电层51包括位于边缘并相对的第一顶面导电层511和第二顶面导电层512，所述第一缺口侧壁36表面所覆盖的侧壁导电层(图中未标示)与所述第一顶面导电层511电接触，所述第二缺口侧壁37表面所覆盖的侧壁导电层(图中未标示)与所述第二顶面导电层512电接触。
78.一些实施例中，所述导电层还包括衬底导电层。参照图6和图7，衬底导电层54覆盖所述衬底1部分顶面，并与所述侧壁导电层53电接触。
79.一些实施例中，根据工艺需求可以在所述衬底1设置相关的功能部，并通过所述衬底导电层54和所述侧壁导电层53实现电接触。
80.本发明实施例还提供了所述器件结构的制造方法，包括：
81.s0：提供表面覆盖有牺牲层的衬底，所述牺牲层包括使所述衬底部分表面露出的第一槽结构；
82.s1：使用第一薄膜电阻材料对所述衬底进行沉积后去除部分所述第一薄膜电阻材料，以形成填充所述第一槽结构的第一薄膜电阻层；
83.s2：使用第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后去除部分所述第二薄膜电阻材料，以形成覆盖所述第一薄膜电阻层顶面和所述牺牲层的部分顶面的第二薄膜电阻层；
84.s3：自所述第二薄膜电阻层的靠近至少一侧边缘的顶面起去除部分所述第二薄膜电阻层和部分所述第一薄膜电阻层直至所述衬底的部分表面和所述牺牲层的部分侧壁露出，使形成的第二目标薄膜电阻层覆盖形成的第一目标薄膜电阻层顶面以及所述牺牲层部
分顶面，且所述第一目标薄膜电阻层的至少一侧壁和第二目标薄膜电阻层的位于同侧的侧壁均形成开口以围成缺口结构；
85.s4：去除所述牺牲层后，对得到的结构沉积导电材料后去除部分所述导电材料，形成覆盖所述缺口结构至少部分侧壁的侧壁导电层，以及覆盖所述衬底部分表面并与所述侧壁导电层电接触的衬底导电层。
86.一些实施例的所述步骤s0中，参照图8和图9，牺牲层6包括第一槽结构7，使得所述牺牲层6覆盖所述衬底1的部分表面，并使所述衬底1的部分表面露出。
87.一些实施例的所述步骤s1中，参照图10和图11，使用第一薄膜电阻材料对所述衬底1进行沉积后形成填充所述第一槽结构7并覆盖所述牺牲层6顶面的第一原始薄膜电阻层(图中未标示)后，采用化学机械抛光技术(chemical mechanical polishing，cmp)去除部分所述第一薄膜电阻材料，形成填充所述第一槽结构7的第一薄膜电阻层20，并使所述第一薄膜电阻层20与所述牺牲层6两者的顶面齐平。
88.一些实施例的所述步骤s2中，参照图12和图13，使用第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后形成覆盖所述第一薄膜电阻层20与所述牺牲层6两者顶面的第二原始薄膜电阻层(图中未标示)后，图形化所述第二原始薄膜电阻层(图中未标示)以形成覆盖所述第一薄膜电阻层20顶面和所述牺牲层6的部分顶面的第二薄膜电阻层30。
89.一些实施例的所述步骤s2中，参照图10和图13，执行使用所述第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后图形化所述第二原始薄膜电阻层的步骤过程中，控制所述第二薄膜电阻层30沿第二径向方向，即图10所示的a-a方向覆盖所述第一薄膜电阻层20的顶面和所述牺牲层6的至少部分顶面，使得所述第二薄膜电阻层30沿a-a方向的长度大于所述第一薄膜电阻层20沿a-a方向的长度。
90.一些实施例的所述步骤s2中，参照图10和图12，执行使用所述第二薄膜电阻材料对经所述步骤s1得到的结构进行沉积后图形化所述第二原始薄膜电阻层的步骤过程中，控制所述第二薄膜电阻层30沿第一径向方向，即图10所示的b-b方向覆盖所述第一薄膜电阻层20的顶面，使所述第二薄膜电阻层30沿b-b方向的长度l1与所述第一薄膜电阻层20沿b-b方向的长度l2相当，或者使l1小于l2。
91.一些实施例的所述步骤s3中，参照图12、图14和图15，自所述第二薄膜电阻层30的靠近第一边缘301的顶面以及靠近第二边缘302的顶面起沿指向所述衬底1的方向图形化所述第一薄膜电阻层30和所述第二薄膜电阻层(图中未标示)直至所述衬底1的部分表面和所述牺牲层6的部分侧壁露出，得到第一目标薄膜电阻层2和所述第二目标薄膜电阻层3。
92.由于去除部分所述第一薄膜电阻层30和部分所述第二薄膜电阻层20的操作自所述第二薄膜电阻层30的靠近第一边缘301的顶面以及靠近第二边缘302的顶面起沿指向所述衬底1的方向进行，使得形成的所述第二目标薄膜电阻层3能够沿第一径向方向仍覆盖所述第一目标薄膜电阻层2的顶面和所述牺牲层6的部分顶面。所述第一边缘301和所述第二边缘302沿所述第一径向方向相对。
93.一些实施例的所述步骤s3中，参照图14和图15，去除部分所述第一薄膜电阻层30和部分所述第二薄膜电阻层(图中未标示)后形成的第一目标薄膜电阻层2和所述第二目标薄膜电阻层3与所述衬底1以及所述牺牲层6围成第二槽结构7。
94.一些实施例的所述步骤s3中，自所述第二薄膜电阻层30的靠近至少一侧边缘的顶
面起去除部分所述第一薄膜电阻层20和部分所述第二薄膜电阻层30直至所述衬底1的部分表面露出的步骤包括：图形化所述第一薄膜电阻层20和所述第二薄膜电阻层30直至所述衬底的部分表面露出的过程中，控制形成的每个所述第二槽结构7中，所述第一目标薄膜电阻层2和所述第二目标薄膜电阻层3的侧壁齐平。
95.一些实施例中，控制形成的每个所述第二槽结构7中，所述第一目标薄膜电阻层2至少一侧侧壁和所述第二目标薄膜电阻层3的与所述第一目标薄膜电阻层2至少一侧侧壁位于同侧的侧壁齐平。
96.一些实施例的所述步骤s4中，参照图15、图3和图7，所述步骤s3执行完毕后，去除所述牺牲层6后，使用导电材料对得到的结构进行沉积后，去除覆盖所述第二目标薄膜电阻层3顶面的部分所述导电材料以形成若干所述顶面导电层51。其中，使用导电材料对得到的结构进行沉积后，导电材料覆盖所述第一目标薄膜电阻层2的未被所述第二目标薄膜电阻层3所遮蔽的所述第一目标薄膜侧壁21和所述第二目标薄膜侧壁22，形成所述侧壁导电层53。
97.一些实施例的所述步骤s4中，去除覆盖所述第二目标薄膜电阻层3顶面的部分所述导电材料的过程中，控制形成的若干所述顶面导电层51沿所述第一径向方向排布并相互绝缘，并与所述侧壁导电层53电接触。
98.一些实施例的所述步骤s4中，去除覆盖所述第二目标薄膜电阻层3顶面的部分所述导电材料的过程中，控制形成的若干所述顶面导电层51相互平行。
99.一些实施例中的所述步骤s4中，去除覆盖所述第二目标薄膜电阻层3顶面的部分所述导电材料以形成若干所述顶面导电层51以及与若干所述顶面导电层51电接触的顶面汇流导电层。参照图7和图16，第三顶面导电层513和第四顶面导电层514构成了顶面汇流导电层，若干相互平行的所述顶面导电层51均与所述第四顶面导电层514电接触，所述第三顶面导电层513与距离最近的一个所述顶面导电层51电接触，所述第三顶面导电层513电接触图7所示的所述侧壁导电层53，以通过所述侧壁导电层53引出电信号。
100.一些实施例中，参照图4和图17，所述第四顶面导电层514朝向所述第二目标薄膜电阻层3的边缘延伸，使得位于所述第二目标薄膜电阻层3侧壁的所述顶部侧壁导电层52能够与所述第四顶面导电层514电接触，从而实现电信号的引出。
101.一些实施例的所述步骤s5中，使用导电材料对得到的结构进行沉积的过程中，所述第二目标薄膜电阻层3的侧壁，以及所述第一目标薄膜电阻层2的未被所述第二目标薄膜电阻层3所遮挡的侧壁也会沉积导电材料，可根据工艺需求对所需要去除的侧壁导电材料进行去除。
102.虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。