1.本发明涉及集成电路技术领域，尤其是涉及一种适用于晶圆级异质异构芯粒的集成结构和集成方法。
背景技术：
2.随着集成电路产业进入到后摩尔定律时代，先进集成封装逐步成为半导体领域潮流的浪尖。领域中涌现出各式各样soc（system on chip系统级芯片）以及sip（system in package系统级封装），通过芯粒chiplet模式利用芯片到芯片之间die-to-die内部互联技术将多个模块芯片与底层基础芯片封装在一起，构成多功能的异构的sip芯片模式。在2021年台积电将系统集成进一步扩展到了晶圆上，发布了info_sow（integrated fan out_system on wafer）晶上系统技术，美国cerebras以及特斯拉分别利用sow技术发布了其晶圆级深度学习芯片wse（wafer scale engine）以及tesla tojo产品用于高性能人工智能计算系统。
3.不同于chiplet集成数《10个芯粒的规模，sow系统面向在晶圆上集成》50个的芯粒集成规模，以达到超高密度集成、超短信号传输距离、以及超强的系统处理性能。在面向领域专用的sow系统往往集成的都是同质化芯粒，如cerebras wse以及tesla tojo均集成了高性能计算单元。这是由于受限于目前大尺寸晶圆（晶圆≥8寸）芯片制造的图形化工艺流程，晶圆厂晶圆制备过程中，光罩图案无法频繁更换，目前国内针对大尺寸晶圆最大的步进式光刻尺寸为25.5
×
33mm2，这使得晶圆基板制造时会形成25.5
×
33mm2区域的重复结构单元，难以在晶圆上实现异质异构芯粒的集成。因此，急需一种为晶圆级的异质异构芯粒拼装集成，提供高效可行的技术保障的集成结构及方法。
技术实现要素：
4.为解决现有技术的不足，本发明在目前标准半导体工艺基础上，实现了晶圆上的异质异构芯粒的集成的目的，提高了晶上系统构建的灵活性，本发明采用如下的技术方案：一种适用于晶圆级异质异构芯粒的集成结构，包括依次连接的异质异构芯粒、晶圆基板以及芯粒配置基板，一组异质异构芯粒与硅转接板连接，形成的标准集成件，一组标准集成件再与晶圆基板上配合设置的标准集成区域相连。
5.硅转接板上表面设有异构的转接板微凸点，用于键合异质异构芯粒，下表面设有与晶圆基板标准集成区域相配合的标准化的转接板微焊盘，用于键合晶圆基板，转接板微凸点与转接板微焊盘，在硅转接板内配合连接，通过改变硅转接板上表面的微凸点，可以适应各类异质芯粒集成，从而规范化晶圆制备，形成标准集成件，通过标准化硅转接板下表面的微焊盘，使得设置标准集成区域的晶圆基板能够与配置不同芯粒的各类标准集成件直接集成。
6.进一步地，所述晶圆基板尺寸≥8寸。由于大尺寸晶圆级晶圆基板的步进式光刻，难以做到表面异质异构，因此通过本发明，能够使面向大尺寸晶圆级的晶圆基板也能够与
异质异构芯粒集成。
7.进一步地，所述晶圆基板上表面设有重复的标准化基板微凸点阵列，用于键合转接板微焊盘，基板微凸点经硅通孔在晶圆基板下表面引出，引出的硅通孔通过植球，与贴合芯粒配置基板。
8.进一步地，所述的硅转接板中设有多层重布线层，用于连接异质异构芯粒和/或晶圆基板；和/或所述的晶圆基板中设有多层重布线层，用于连接硅转接板和/或芯粒配置基板。
9.一种适用于晶圆级异质异构芯粒的集成方法，包括如下步骤：步骤s1：制备晶圆基板，通过标准半导体工艺，在晶圆上设置硅通孔阵列，基于硅通孔阵列，在晶圆上表面构建基板微凸点阵列，重复图形化过程，在晶圆上形成重复的标准集成区域；步骤s2：制备硅转接板，通过硅转接板制备工艺，制备上表面设有异构的转接板微凸点，用于键合异质异构芯粒，下表面设有与晶圆基板标准集成区域相配合的标准化的转接板微焊盘，用于键合晶圆基板，转接板微凸点与转接板微焊盘，在硅转接板内配合连接；步骤s3：将一组异质异构芯粒与硅转接板上表面键合，形成标准结构件；步骤s4：将一组标准集成件与晶圆基板通过d2w（die to wafer，芯粒-晶圆）键合方式集成，得到异质异构集成晶圆；步骤s5：将异质异构集成晶圆与芯粒配置基板贴合，形成完整的晶圆级异质异构芯粒的集成结构。
10.进一步地，步骤s1中，通过通孔背面露头工艺，利用化学机械抛光将晶圆基板下表面减薄后，使硅通孔从晶圆基板下表面引出。
11.进一步地，所述步骤s3中的异质异构芯粒，通过下表面设有的芯粒微焊盘，与转接板微凸点键合。
12.进一步地，所述的硅转接板中设有多层重布线层，用于连接异质异构芯粒和/或晶圆基板；和/或所述的晶圆基板中设有多层重布线层，用于连接硅转接板和/或芯粒配置基板。
13.进一步地，所述步骤s3中异质异构芯粒与硅转接板的键合，在注塑和/或研磨减薄后，形成标准集成件。
14.进一步地，将异质异构集成晶圆上表面塑封；将异质异构集成晶圆下表面引出的硅通孔激光植球，用于贴合芯粒配置基板。
15.本发明的优势和有益效果在于：1. 本发明利用现有半导体制造以及封装技术，实现晶圆级异质异构芯粒的集成，在归一化的晶圆基板基础上实现异质异构芯粒的灵活集成，形成的晶上系统可以应用于人工智能、智能计算、高性能计算、晶上网络交换等各领域。
16.2. 本发明在晶圆基板制造时采用相同的光刻掩模版实现晶圆上的待集成网格单元，解决因晶圆厂晶圆制备过程中光罩图案无法频繁更换的工艺流程问题，从而为晶圆级的异质异构芯粒拼装集成提供高效可行的技术保障。
17.3. 本发明不需要约束各类异质异构芯粒的设计，只需要通过特定的硅转接板形成标准集成件，就可以实现各类异质异构芯粒的互通互连。
附图说明
18.图1为本发明实施例中晶圆级异质异构芯粒集成结构剖面示意图。
19.图2为本发明实施例中晶圆级异质异构芯粒集成结构俯视示意图。
20.图3为本发明实施例中晶圆级异质异构芯粒的集成方法流程图。
21.图4为本发明实施例的晶圆级异质异构芯粒的集成方法中硅晶圆的结构示意图。
22.图5为本发明实施例的晶圆级异质异构芯粒的集成方法中硅晶圆构建标准集成区域的结构示意图。
23.图6为本发明实施例的晶圆级异质异构芯粒的集成方法中晶圆基板的结构示意图。
24.图7a为本发明实施例的晶圆级异质异构芯粒的集成方法的第一硅转接板结构示意图。
25.图7b为本发明实施例的晶圆级异质异构芯粒的集成方法的第二硅转接板结构示意图。
26.图8a为本发明实施例的晶圆级异质异构芯粒的集成方法的第一标准集成件结构示意图。
27.图8b为本发明实施例的晶圆级异质异构芯粒的集成方法的第二标准集成件结构示意图。
28.图9为本发明实施例的晶圆级异质异构芯粒的集成方法步骤s6对应的结构示意图。
29.图10为本发明实施例的晶圆级异质异构芯粒的集成方法步骤s7对应的结构示意图。
30.图中：1、异质异构芯粒，2、硅转接板，3、标准集成件，4、标准集成区域，5、硅通孔，6、植球，7、重布线层，8、芯粒配置基板焊盘，9、芯粒配置基板，10、接插件，11、电源芯片，12、硅晶圆，13、晶圆基板，14、基板微凸点，15、转接板微焊盘，16、转接板微凸点，17、芯粒微焊盘。
具体实施方式
31.以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
32.一种适用于晶圆级异质异构芯粒的集成结构，其结构包括：依次连接的异质异构芯粒1、晶圆基板13以及芯粒配置基板9，一组异质异构芯粒1与硅转接板2连接，形成的标准集成件3，一组标准集成件3再与晶圆基板13上配合设置的标准集成区域4相连，转接板微凸点16与转接板微焊盘15，在硅转接板2内配合连接。
33.硅转接板2上表面设有异构的转接板微凸点16，用于键合异质异构芯粒1，下表面设有与晶圆基板标准集成区域4相配合的标准化的转接板微焊盘15，用于键合晶圆基板13。键合的硅转接板2与异质异构芯粒1之间，和/或硅转接板2与晶圆基板13之间，填充多层重布线层7。
34.本发明实施例中，如图1和图2所示，硅转接板2上表面与一组异质异构芯粒1连接，下表面经标准化后，与晶圆基板上表面配合设置的标准集成区域4连接，通过改变硅转接板
2上表面的微凸点，可以适应各类异质芯粒集成，从而规范化晶圆制备，形成标准集成件3，通过标准化硅转接板2下表面的微焊盘，使得设置标准集成区域4的晶圆基板13能够与配置不同芯粒的各类标准集成件3直接集成。硅转接板2上表面具有异构的微凸点用于键合异质异构芯粒1；下表面具有微焊盘与晶圆基板标准集成区域4相连。硅转接板2下表面微焊盘与晶圆基板13的统一标准化的微凸点阵列可以不完全对应。硅转接板2通过多层rdl实现一个或者多个异质异构芯粒1相互连接以及与晶圆基板13的互通连接。通过硅转接板2，可以根据需要，集成大小、形状不同的芯粒到晶圆基板；可以在晶圆基板13上形成不同功能的标准集成件。
35.本发明实施例中，硅转接板2设有互不相同的第一硅转接板、第二硅转接板、第三硅转接板和第四硅转接板四种类型；硅转接板2上根据不同的异质异构芯粒1，又配置不同的第一异构预制件、第二异构预制件、第三异构预制件和第四异构预制件四种类型。
36.晶圆基板上表面设有重复的标准化基板微凸点阵列，用于键合转接板微焊盘15，基板微凸点14经硅通孔5在晶圆基板下表面引出，引出的硅通孔5通过植球6，与芯粒配置基板9贴合。
37.本发明实施例中，晶圆基板上表面具有rdl（re-distributed layer，重布线层）金属层和统一标准化的微凸点阵列，形成标准集成区域4与标准集成件3相连；晶圆基板下表面设有硅通孔5，硅通孔5末端植球6与芯粒配置基板9连接。晶圆基板13利用重复的光刻刻蚀等图形化手段，形成重复的标准集成区域4，标准集成区域4范围不大于一次光刻的最大区域。
38.晶圆基板13尺寸≥8寸，本发明的实施例中，晶圆基板13为硅晶圆12，尺寸=12寸。由于大尺寸晶圆级晶圆基板13的步进式光刻，难以做到表面异质异构，因此通过本发明，能够使面向大尺寸晶圆级的晶圆基板13也能够与异质异构芯粒1集成。
39.芯粒配置基板9材质为pcb电路板，具有芯片配置、测试、时钟、供电以及系统配置等功能。
40.一种适用于晶圆级异质异构芯粒的集成方法，如图3所示，包含以下步骤：步骤s1：制备晶圆基板13，通过标准半导体工艺，在晶圆上设置硅通孔阵列，基于硅通孔阵列，在晶圆基板上表面构建配合设置的重布线层7及基板微凸点阵列，重复图形化过程，在晶圆上形成一组标准集成区域4。
41.通过通孔背面露头工艺，利用化学机械抛光将晶圆基板下表面减薄后，使硅通孔5通过晶圆基板下表面的重布线层7，从晶圆基板下表面引出。
42.本发明的实施例中，如图4所示，利用深刻蚀工艺、溅射、电镀等标准半导体工艺在晶圆上形成tsv（through silicon via，硅通孔）阵列；如图5所示，利用标准半导体金属工艺形成晶圆上表面重布线层7rdl以及微凸点阵列，重复图形化过程，在整个晶圆上形成标准集成区域4。如图6所示，通过bvr（backside via reveal，通孔背面露头）工艺，利用cmp（chemical mechanical polishing，化学机械抛光）将硅晶圆12下表面减薄后，使硅通孔5tsv通过硅晶圆12下表面的重布线层7rdl，从硅晶圆12下表面引出，得到晶圆基板13。
43.步骤s2：制备硅转接板2，通过硅转接板制备工艺，制备上表面与一组异质异构芯粒1配合设置，下表面与标准集成区域4配合设置的硅转接板2。
44.如图7a、图7b所示，制备的硅转接板2上表面具有转接板微凸点16，适用于异质异
构的芯粒，下表面设有与基板微凸点14配合设置的转接板微焊盘15，所述转接板微凸点16与转接板微焊盘15，在硅转接板2内配合连接。例如：根据芯片功能设计布线线路时，可以对单一信号传输可以采用直连，也可以将电源信号类合并。
45.步骤s3：将一组异质异构芯粒1与硅转接板上表面键合，形成标准结构件。
46.异质异构芯粒1，通过下表面设有的芯粒微焊盘17，与转接板微凸点16键合。
47.芯粒微焊盘17与转接板微凸点16周围，填充重布线层7。
48.异质异构芯粒1与硅转接板2的键合，在注塑和/或研磨减薄后，形成标准集成件3。
49.本发明的实施例中，如图8a、图8b所示，将第一异质异构芯粒和第二异质异构芯粒与第一硅转接板键合，注塑后研磨减薄，形成第一标准集成件；将第三异质异构芯粒和第四异质异构芯粒与第二硅转接板键合，注塑后研磨减薄，形成第二标准集成件。
50.步骤s4：将一组标准集成件3与晶圆基板13通过d2w（die to wafer，芯粒-晶圆）键合方式集成，得到异质异构集成晶圆。
51.将异质异构集成晶圆上表面塑封。将异质异构集成晶圆下表面引出的硅通孔5tsv激光植球。植球6周围设置重布线层7rdl。
52.如图9所示，将第一标准集成件以及第二标准集成件与晶圆基板13通过d2w键合方式集成，形成异质异构集成晶圆，并将集成后的晶圆正面塑封后，将背面引出的tsv激光植球，用于贴合芯粒配置基板9。
53.步骤s5：将异质异构集成晶圆与芯粒配置基板9贴合，形成完整的晶圆级异质异构芯粒的集成结构，如图10所示，芯粒配置基板焊盘8与植球6贴合，芯粒配置基板底部连接接插件10和电源芯片11等。
54.以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。