具有竖直转移栅极的图像传感器的制作方法

1.本发明涉及一种图像传感器的像素、一种图像传感器和一种在半导体基板中形成至少竖直转移栅极的方法。


背景技术：

2.使用互补金属氧化物半导体(cmos)技术的晶片级制造已经使得能够将相机模块结合在许多应用中，包括汽车、安全性和移动设备。广泛的应用意味着图像传感器中不断需要更高的分辨率和更小的尺寸。这些需求常常是冲突的。
3.优选地通过在将整个图像传感器维持在相同维度或甚至更小的同时增加晶片上的像素数量来实现更高的分辨率。图像传感器中的像素越多，由图像传感器捕获的图像的分辨率越高。这可以通过减小像素尺寸以便可以将更多像素放置在晶片上或通过减小像素之间的空间来实现。在图像传感器中实现更小的尺寸进一步限制像素尺寸和间距。
4.图像传感器中的每个像素都包括几个设备，例如，用于捕获入射光并将其转换成电子的一个或多个光电二极管，以及将电子转移出光电二极管的电路，因此可以将入射光的量数字化并进一步处理以捕获由入射光表示的图像。这些设备在半导体基板中形成。这种类型的图像传感器容易受到一些问题的影响。
5.首先，如果入射在光电二极管上的光的量大于其容量，那么多余的电子会在它们被转移出去之前溢出到相邻的像素中，这称为光晕(blooming)。此外，某些转移结构是通过将沟槽蚀刻到半导体基板中来创建的。这产生称为陷阱位点的受损区域，这会产生暗电流/白色像素。解决这些问题产生设计折衷，其中采取措施以减少光晕会增加暗电流，而采取措施以减少暗电流会增加光晕。
6.通过在光电二极管和浮动扩散(fd)区域之间创建掩埋的沟道注入物来解决光晕，以便多余的电子可以溢出到fd中而不是相邻像素中。掩埋的沟道注入物是通过将杂质注入到半导体基板中而形成的并且具有与半导体基板相反的导电类型。
7.蚀刻到半导体基板中的结构之一是竖直转移栅极，其用于将电子转移出掩埋的光电二极管。因为蚀刻在沟槽的侧面创建陷阱位点，因此通过注入与半导体基板相同且与掩埋的沟道注入物相反的导电类型的杂质进行钝化。在一些区域中，钝化注入物与掩埋的沟道注入物重合，从而导致两者的功能降低。另外，增加用于钝化注入物的剂量以减少暗电流会降级光晕性能。


技术实现要素：

8.在第一方面，一种图像传感器的像素，包括具有前表面和与前表面相对的后表面的半导体基板；半导体基板中的光电二极管；浮动扩散(fd)区域，浮动扩散(fd)区域形成在半导体基板中并沿着平行于前表面的第一像素轴线与光电二极管分开；以及转移栅极，转移栅极形成在半导体基板的前表面中以将光电二极管耦合到fd区域，转移栅极包括在半导体基板的前表面上的平面栅极；第一竖直转移栅极，第一竖直转移栅极从平面栅极延伸到
半导体基板中一定深度并且沿着第一像素轴线位于光电二极管和fd区域之间，第一竖直转移栅极还包括第一沟槽；以及在第一沟槽的侧面和底部外延生长的掺杂的半导体材料层；其中半导体基板和外延层包括第一导电类型，并且光电二极管和fd区域包括第二导电类型。
9.在一些实施例中，所述转移栅极还包括第二竖直转移栅极，所述第二竖直转移栅极包括与所述第一沟槽相邻的第二沟槽，所述第二沟槽具有在其中外延生长的所述掺杂的半导体材料层，所述第一沟槽和所述第二沟槽沿着垂直于所述第一像素轴线的第二像素轴线位于垂直于所述前表面的平面中。所述转移栅极还包括：栅氧化物层，位于所述第一沟槽和所述第二沟槽中的所述掺杂的半导体材料层上和所述半导体基板的所述前表面上；以及栅电极层，位于所述第一沟槽和所述第二沟槽中并且位于所述栅氧化物层上，形成所述第一竖直转移栅极和所述第二竖直转移栅极并且在所述前表面上沿着所述第二像素轴线在所述第一沟槽和所述第二沟槽上方形成所述平面栅极。
10.在一些实施例中，所述像素还包括在所述半导体基板中并在所述光电二极管和所述fd区域之间形成的所述第二导电类型的掩埋的沟道注入物，其中所述第一竖直转移栅极和所述第二竖直转移栅极与所述掩埋的沟道注入物相邻。
11.在一些实施例中，所述掩埋的沟道注入物沿着所述第二像素轴线在所述第一竖直转移栅极和所述第二竖直转移栅极之间形成并将所述光电二极管耦合到所述fd区域。
12.在一些实施例中，所述掩埋的沟道注入物具有在沿着所述第一像素轴线的在所述第一竖直转移栅极和所述第二竖直转移栅极之间的位置处的第一宽度w1并且具有在沿着所述第一像素轴线的其他位置处的第二宽度w2，使得w2》w1。
13.在一些实施例中，所述掺杂的半导体材料层的宽度在5和30nm之间。
14.在一些实施例中，所述掺杂的半导体材料层的掺杂浓度在10
16
和10
18
cm-3
之间。
15.在一些实施例中，所述第一沟槽和所述第二沟槽的宽度包括沿着所述第一像素轴线的在120和150nm之间的宽度。
16.在第二方面，一种图像传感器包括具有竖直转移栅极的像素。
17.在一些实施例中，一种图像传感器包括：半导体基板，具有前表面和与所述前表面相对的后表面；多个光电二极管，形成在所述半导体基板中；浮动扩散(fd)区域，形成在所述半导体基板中并与所述多个光电二极管相邻，所述浮动扩散区域沿着平行于所述前表面的相应第一像素轴线与每个光电二极管分开；多个转移栅极，与所述多个光电二极管对应，形成在所述半导体基板的所述前表面中，以将每个相应的光电二极管耦合到所述fd区域，所述转移栅极中的每一个沿着平行于所述前表面并垂直于对应的光电二极管的所述第一像素轴线的相应第二像素轴线形成。每个转移栅极包括：平面栅极，在所述半导体基板的所述前表面上；第一竖直转移栅极，从所述平面栅极延伸到所述半导体基板中一定深度并且沿着所述第一像素轴线位于所述光电二极管和所述fd区域之间。所述第一竖直转移栅极还包括：第一沟槽；以及掺杂的半导体材料层，在所述第一沟槽的侧面和底部上外延生长。其中所述半导体基板和所述掺杂的半导体材料层包括第一导电类型，并且所述光电二极管和所述fd区域中的每一个包括与所述第一导电类型相反的第二导电类型。
18.在一些实施例中，所述多个转移栅极中的每个转移栅极还包括与所述第一沟槽相邻的第二沟槽，所述第二沟槽具有在其中外延生长的所述掺杂的半导体材料层，所述第一
沟槽和所述第二沟槽沿着垂直于所述第一像素轴线的第二像素轴线位于垂直于所述前表面的平面中。所述转移栅极还包括：栅氧化物层，位于所述第一沟槽和所述第二沟槽中的所述掺杂的半导体材料层上和所述半导体基板的所述前表面上；以及栅电极层，位于所述第一沟槽和所述第二沟槽中并且位于所述栅氧化物层上，形成所述第一竖直转移栅极和所述第二竖直转移栅极并且在所述前表面上沿着所述第二像素轴线在所述第一沟槽和所述第二沟槽上方形成所述平面栅极。
19.在一些实施例中，所述图像传感器还包括在所述半导体基板中形成并将所述多个光电二极管耦合到所述fd区域的所述第二导电类型的多个掩埋的沟道注入物，其中所述多个转移栅极中的所述第一竖直转移栅极和所述第二竖直转移栅极与每个相应的掩埋的沟道注入物相邻。
20.在一些实施例中，所述多个掩埋的沟道注入物中的每个掩埋的沟道注入物包括在沿着所述第一像素轴线的在相应的所述第一沟槽和所述第二沟槽之间的位置处的第一宽度w1，并且包括在沿着所述第一像素轴线的其他位置处的第二宽度w2，使得w2》w1。
21.在一些实施例中，所述多个掩埋的沟道注入物中的杂质的浓度大于所述半导体基板中的杂质的浓度并且小于所述浮动扩散区域的杂质的浓度。
22.在一些实施例中，所述图像传感器还包括与所述fd区域相邻的四个光电二极管，其中第一光电二极管和第三光电二极管的所述第一像素轴线对准，并且第二光电二极管和第四光电二极管的所述第一像素轴线对准。
23.在第三方面，一种形成用于图像传感器中的像素的竖直转移栅极的方法包括在形成竖直转移栅极的沟槽中的外延生长过程。
24.在一些实施例中，提供了一种在半导体基板中形成至少竖直转移栅极的方法，所述半导体基板具有第一导电类型并包括沿着第一像素轴线的光电二极管和浮动扩散(fd)区域，所述光电二极管和所述fd区域具有第二导电类型，所述方法包括：将第一沟槽蚀刻到所述半导体基板的前表面中，所述第一沟槽沿着第二像素轴线位于垂直于所述前表面的平面中并且沿着所述第一像素轴线位于所述光电二极管和所述fd区域之间；在所述第一沟槽的侧面和底部上外延生长掺杂的半导体材料层，限定所述竖直转移栅极沿着所述第一像素轴线的栅极长度，所述掺杂的半导体材料层具有所述第一导电类型。
25.在一些实施例中，外延生长所述掺杂的半导体材料层是在近似500-650℃的温度下执行的。
26.在一些实施例中，外延生长所述掺杂的半导体材料层包括将所述层生长到近似5-30nm的宽度we。
27.在一些实施例中，蚀刻所述一个或多个沟槽还包括将所述沟槽蚀刻到沿着所述第一像素轴线的近似120-150nm的宽度。
28.在一些实施例中，所述方法还包括：将第二沟槽蚀刻到所述半导体基板的所述前表面中，其中在所述第一沟槽的蚀刻期间所述第二沟槽与所述第一沟槽相邻，所述第一沟槽和所述第二沟槽沿着垂直于所述第一像素轴线的第二像素轴线位于垂直于所述前表面的平面中；在所述第二沟槽的侧面和底部上外延生长所述掺杂的半导体材料层；在所述第一沟槽和所述第二沟槽中的所述掺杂的半导体材料层上和所述半导体基板的前表面上沉积栅氧化物层；以及在所述第一沟槽和所述第二沟槽中和所述栅氧化物层上沉积栅电极
层，形成第一竖直转移栅极和第二竖直转移栅极并且在所述前表面上沿着所述第二像素轴线在所述第一沟槽和所述第二沟槽上方形成平面栅极。
29.在一些实施例中，所述方法还包括在蚀刻第一沟槽和第二沟槽之前，将所述第二导电类型的杂质注入到所述半导体基板中以沿着所述第一像素轴线在所述光电二极管和所述浮动扩散区域之间形成掩埋的沟道注入物。
附图说明
30.图1是实施例中图像传感器的一部分的平面图。
31.图2是实施例中的光电二极管、掩埋的沟道注入物和竖直转移栅极的截面视图。
32.图3是实施例中图2的光电二极管的示意性平面图。
33.图4描绘了实施例中的具有竖直转移栅极的半导体基板的截面视图。
34.图5描绘了实施例中图4的半导体基板在后续处理步骤中的截面视图。
35.图6是实施例中具有竖直转移栅极的像素的截面视图。
36.图7是实施例中在剖切平面和由线7-7指示的方向上截取的图6的像素的局部平面图。
37.图8是图示实施例中用于制造具有竖直转移栅极的像素的方法的流程图。
38.图9描绘了对场景进行成像的相机。
39.图10是像素-阵列基板的截面示意图，其是图9的相机的像素-阵列基板的实施例。
40.图11是共享像素的电路图，其是图10的像素的候选像素电路体系架构。
具体实施方式
41.在整个说明书中对“一个示例”或“一个实施例”的引用是指结合该示例描述的特定特征、结构或特点包括在本发明的至少一个示例中。因此，在整个说明书中各处出现的短语“在一个示例中”或“在一个实施例中”不一定都是指同一个示例。此外，在一个或多个示例中，可以以任何合适的方式组合特定的特征、结构或特点。
42.为了便于描述，在本文中可以使用空间相对术语，诸如“在...下方”、“在...之下”、“下”、“在...下面”、“在...上方”、“上”等，以描述一个元件或特征与另一个(多个)元件或特征的关系，如图所示。将理解的是，除了附图中描绘的朝向之外，空间相对术语还意图涵盖设备在使用或操作中的不同朝向。例如，如果附图中的设备被翻转，那么被描述为在其他元件或特征“下方”或“之下”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，术语“在...之下”和“在...下面”可以涵盖上方和下方两个朝向。可以以其他方式将设备定向(旋转九十度或以其他朝向)，并相应地解释本文中使用的空间相对描述语。此外，还将理解的是，当一个层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。
43.术语半导体基板可以指由一种或多种半导体(诸如硅、硅锗、锗、砷化镓和本领域技术人员已知的其他半导体材料)形成的基板。术语半导体基板也可以指由一种或多种半导体形成的基板，该基板经历了在基板中形成区域和/或结的先前工艺步骤。半导体基板还可以包括各种特征，诸如掺杂和未掺杂的半导体、硅的外延层以及在基板上形成的其他半导体结构。应当注意的是，在本文档中，元素名称和符号可以互换使用(例如，si与硅)；两者
具有完全相同的含义。
44.图9描绘了对场景进行成像的相机902。相机902包括图像传感器906，其包括像素-阵列基板904。像素-阵列基板904的构成元素可以包括硅和锗中的至少一种。像素-阵列基板904包括像素阵列908。图像传感器906可以是芯片级封装或板上芯片封装的一部分。相机902被示为手持设备的组件，但应当认识到的是，诸如安全性设备、汽车相机、无人机相机等其他设备可以使用相机902而不背离本发明的范围。
45.图10是像素-阵列基板910的截面示意图，其是图像传感器906的像素-阵列基板904的示例。图10中所示的截面平行于由正交轴线a1和a3形成的平面，下文中称为x-z平面，其中正交轴线a1和a3各自与轴线a2正交。在本文中，x-y平面由正交轴线a1和a2形成，并且平行于x-y平面的平面被称为横向平面。除非另有说明，否则本文的物体高度是指物体沿着轴线a3的范围。在本文中，对轴x、y或z的引用分别指轴线a1、a2和a3。而且，在本文中，水平平面平行于x-y平面，宽度是指物体沿着x或y轴的范围，而竖直方向是沿着z轴。
46.像素-阵列基板910包括半导体基板912，其具有底部基板表面914和前基板表面916，每个基板表面可以垂直于方向a3。在本文中，前基板表面916可以被称为半导体基板912的前侧表面，并且底部基板表面914可以被称为半导体基板912的后侧表面。在本文中，前基板表面916可以被称为半导体基板912的未被照亮表面，而与前基板表面916相对的底部基板表面914可以被称为半导体基板912的被照亮表面。
47.半导体基板912包括形成像素阵列918a的多个像素918，像素阵列918a是像素阵列908的示例。像素918分别在方向a1和a2上布置成多行和多列。像素阵列918a在方向a1上具有对角像素节距920。在方向a2上，像素阵列918a具有在实施例中等于对角像素节距920的节距py。实施例中的对角像素节距920与0.5μm至4.0μm之间的标准像素节距范围对应。
48.图11是四晶体管(“4t”)电路920的电路图，它是像素918的候选像素电路体系架构。电路920包括光电二极管pd1、转移晶体管tx1、复位晶体管922、源极跟随器晶体管924和行选择晶体管926。电路920电连接到图像传感器906的位线308。图10和11在下面的描述中最好一起查看。
49.在实施例中，每个像素918是共享的像素单元格的多个像素之一。图11描绘了共享的像素-单元格928，它是共享的像素单元格的候选像素电路体系架构。共享的像素-单元格928包括电路920和电路930。电路930包括共享的像素-单元格的三个附加像素的附加的相应光电二极管pd2-pd4和转移晶体管tx2-tx4。电路930和电路920表示共享的像素-单元格928的像素电路。在本文中，转移晶体管tx是指转移晶体管tx1-tx4之一。
50.每个像素918包括相应的光电二极管932、具有竖直转移栅极934的相应转移晶体管(例如，转移晶体管tx)和相应的浮动扩散区域936。
51.每个像素918的光电二极管932至少部分地嵌入像素-阵列基板910中并且被配置为响应于其上的入射光(照明)而生成和累积电荷，入射光例如在图像传感器906的积分(integration)时段期间从半导体基板912的底部基板表面914(例如，半导体基板912的后侧表面或半导体基板912的被照亮侧)进入。光电二极管932是图11的光电二极管pd1-pd4中的任何一个的示例。在实施例中，光电二极管932和浮动扩散区域936分别是转移晶体管tx的源极和漏极。
52.光电二极管932到浮动扩散区域936的电连接取决于施加到与像素918相关联的相
应转移晶体管(例如，转移晶体管tx)的转移栅极(例如，竖直转移栅极934)的电压。取决于施加到与像素918相关联的相应转移晶体管的转移栅极(例如，竖直转移栅极934)的电压，可以将在相应像素918的光电二极管932中光生和累积的电荷(例如，光电子)选择性地转移到浮动扩散区域936，例如在后续的电荷转移时段期间。光电二极管932可以是各种配置，包括但不限于钉扎光电二极管配置和部分钉扎光电二极管配置。在实施例中，钉扎层(例如，p型掺杂层)设置在半导体基板912的前基板表面916与光电二极管932的光电二极管区域(例如，n型掺杂区域)之间，其中钉扎层耦合到地。在实施例中，电荷在图像传感器906的积分或曝光时段期间累积在光电二极管932中。
53.每个转移晶体管(例如，转移晶体管tx1的竖直栅电极)的转移栅极(例如，竖直转移栅极934)形成在由前基板表面916的侧沟槽-表面940和底部沟槽-表面942定义的相应沟槽938中。
54.在实施例中，每个像素918是共享的像素单元格中的像素单元，并且每个像素单元格还包括由共享的像素单元格中的像素918共享的复位晶体管922、源极跟随器晶体管924和行选择晶体管926。在图11中，复位晶体管922、源极跟随器晶体管924和行选择晶体管926分别缩写为rs 922、sf 924和rst 926。复位晶体管922耦合在电源线与浮动扩散区域936之间以在复位时段期间在复位信号的控制下进行复位(例如，将浮动扩散区域936中的残余电荷放电至预设电压，例如，电源电压v
dd
或复位电压，以及将浮动扩散区域936充电至预设电压)。复位晶体管922还通过相应的转移晶体管tx(例如，转移晶体管tx1-tx4)耦合到光电二极管932(例如，光电二极管pd1-pd4之一)，以在复位时段期间将相应的光电二极管932复位到预设电压。浮动扩散区域936耦合到源极跟随器晶体管924的栅极。源极跟随器晶体管924耦合在电源线与行选择晶体管926之间。源极跟随器晶体管924基于浮动扩散区域936的电压来操作以调制图像信号，其中图像信号与在其栅极处的积分时段期间在每个像素的光电二极管932中累积的光电子的量对应。行选择晶体管926在行选择信号的控制下选择性地将源极跟随器晶体管924的输出(例如，图像信号)耦合到读出列线(例如，位线308)。
55.在操作中，在图像传感器906的积分时段(也称为曝光或累积时段)期间，光电二极管932检测或吸收入射在像素918上的光并光生电荷。在积分时段期间，转移晶体管tx1-tx4中的每一个被关断，即，相应转移晶体管tx1-tx4的竖直转移栅极934接收截止信号(例如，负偏置电压)。光电二极管932中累积的光生电荷指示入射在光电二极管932上的光的量。在积分时段之后，转移晶体管tx1-tx4中的每一个接通，从而形成沿着竖直转移栅极结构的传导沟道并在转移晶体管tx1-tx4的竖直转移栅极934处接收到转移信号(例如，正偏置电压)后将光生电荷从光电二极管932通过传导沟道转移到浮动扩散区域936。源极跟随器晶体管924生成图像信号。耦合到源极跟随器晶体管924的行选择晶体管926然后选择性地将信号读出到列位线308上以用于后续图像处理。
56.在实施例中，本文公开的竖直转移栅极结构是共享型像素单元格的一部分，其中浮动扩散区域936由多个光电二极管共享。本文公开的竖直转移栅极结构可以应用于各种附加或替代类型的像素单元格中的任何一种，例如四晶体管像素单元格、五晶体管像素单元格或六晶体管像素单元格。
57.图1是包括四个光电二极管102的图像传感器的共享的像素单元格100的平面图，该四个光电二极管通过相应的转移栅极耦合到浮动扩散(fd)区域104。光电二极管102捕获
入射光，将其转换成电子并将电子转移到fd区域104。共享的像素单元格100包括掩埋的沟道注入物106，其进一步将光电二极管102耦合到fd区域104，以在共享的像素单元格100的积分时段期间当转移栅极关闭时为来自各个光电二极管102的多余电子提供光晕路径以流入fd区域104而不是流入相邻的像素或光电二极管，从而改善光晕。共享的像素单元格100中的每个转移栅极包括平面栅极108，并且其中形成有从半导体基板上的平面栅极108延伸到光电二极管和fd区域104的半导体基板的两个竖直转移栅极(vtg)110和112。平面栅极108和竖直转移栅极(vtg)110和112共同用于在通过电触点114和金属互连层(未图示)读出像素100期间将电子从每个耦合的光电二极管102转移到fd区域104。在实施例中，竖直转移栅极110和112之一包括如为vtg 112示出的电触点。图1图示了具有四个光电二极管102的共享的像素单元格100，但是，本文公开的原理也适用于具有不同数量的光电二极管(诸如两个或一个)的共享的像素单元格。虽然结构以几何形状示出，但这不是限制性的，其他形状也是可能的。
58.图2和3描绘了具有包括掩埋沟道注入物和暗电流控制以及竖直转移栅极(vtg)的光晕控制的像素200。图2和3在下面的描述中最好一起查看。在实施例中，掩埋的沟道注入物也可以被称为转移使能注入物。
59.图2是在剖切平面和由线2-2指示的方向上截取的图1的局部截面视图。图2示出了半导体基板202，其具有第一导电类型，例如，像硼的p型。光电二极管102、fd区域104和掩埋的沟道注入物106通过注入各种浓度的杂质而在半导体基板202中形成，杂质具有与第一导电类型相反的第二导电类型，诸如像砷和磷的n型。在实施例中，极性可以反转，例如光电二极管102、fd区域104和掩埋的沟道注入物106也可以注入有第一导电类型的掺杂剂，而半导体基板202掺杂有第二导电类型的掺杂剂。缓冲氧化物层204沉积在半导体基板202的前表面210上。在形成vtg 110的第一步骤中，使用硬掩模206和光致抗蚀剂(pr)208将沟槽218蚀刻到半导体基板202的前表面210中。在蚀刻沟槽218之后，具有第一导电类型(例如，像硼的p型)的注入物离子212从半导体基板202的前表面210注入到半导体基板202中，以钝化被蚀刻的沟槽218的侧壁和底表面，从而形成钝化注入物区域214。在区域216中，具有第一导电类型的钝化注入物区域214形成在与形成具有第二导电类型的掩埋的沟道注入物106注入物相同的区域中。换句话说，区域216中的钝化注入物区域214与掩埋的沟道注入物106彼此反掺杂。
60.图4描绘了实施例中的像素单元格400的截面视图，其中光电二极管、掩埋的沟道注入物、fd区域和竖直转移栅极(vtg)形成在半导体基板402中。图5描绘了在后续处理步骤中的半导体基板402。图4和5在下面的描述中最好一起查看。在实施例中，掩埋的沟道注入物也可以被称为转移使能注入物。
61.图4示出了半成品半导体基板402，其具有第一导电类型，例如，诸如硼的p型。在实施例中，半导体基板402由硅形成，但是可以使用其他半导体材料，例如，体硅基板、掺杂的硅基板、绝缘体上硅(soi)基板、硅-锗等。在实施例中，光电二极管404包括顶部光电二极管区段404b和底部光电二极管区段404a。顶部光电二极管区段404b被布置为朝着底部光电二极管区段404a延伸并且邻接底部光电二极管区段404a。在一些实施例中，顶部光电二极管区段404b的掺杂浓度大于底部光电二极管区段404a。
62.光电二极管404、fd区域406和掩埋的沟道注入物408是通过将具有与第一导电类
型相反的第二导电类型(诸如n型)的各种浓度的掺杂剂注入半导体基板402的前表面412而在半导体基板402中形成的掺杂区域。在实施例中，极性可以反转，光电二极管区段404a、404b、fd区域406和掩埋的沟道注入物408也可以注入有第一导电类型(例如，p型)的掺杂剂，并且半导体基板402是掺杂有第二导电类型(例如，n型)的掺杂剂的硅基板。
63.在一些实施例中，光电二极管404可以是共享的像素单元格中的光电二极管102的示例，掩埋的沟道注入物408可以是掩埋的沟道注入物106的示例并且fd区域406可以是fd区域104的示例。在实施例中，fd区域406可以在竖直转移栅极形成之后注入，并且在图4中示出用于像素单元格400的结构说明。在一些实施例中，掩埋的沟道注入物408的浓度被配置为低于fd区域406的浓度以提供让多余电荷从光电二极管404流到fd区域406的光晕路径。在一些实施例中，掩埋的沟道注入物406的浓度被配置为至少与光电二极管404的浓度相同。
64.在实施例中，光电二极管404(例如，顶部光电二极管区段404b)在半导体基板402中的第一深度d1处形成或注入，并且fd区域406在半导体基板402中靠近前表面412处形成并具有结深度j
fd
。光电二极管404的第一深度d
l
大于fd区域406相对于半导体基板402的前表面412的结深度j
fd
。掩埋的沟道注入物408在半导体基板402中前表面412下方的第二深度d2处形成。掩埋的沟道注入物408沿着深度延伸至结深度j
bc
并与光电二极管404接触。第二深度d2小于或浅于光电二极管404相对于半导体基板402的前表面412的第一深度d
l
。掩埋的沟道注入物408被注入，从而在fd区域406与光电二极管404之间延伸，使得i)掩埋的沟道注入物408的靠近fd区域406的一部分与fd区域406重叠并且掩埋的沟道注入物408的靠近光电二极管404的一部分与光电二极管404的顶部光电二极管区段404b重叠，或ii)与靠近区域406的掩埋的沟道注入物408相关联的耗尽区域的至少一部分与和fd区域406相关联的耗尽区域重叠，并且掩埋的沟道注入物408的靠近光电二极管404的一部分与光电二极管404的顶部光电二极管区段404b重叠。掩埋的沟道注入物408将光电二极管404耦合到fd区域406。在一些实施例中，掩埋的沟道注入物408的结深度j
bc
与fd区域406的结深度j
fd
相同。在一些实施例中，掩埋的沟道注入物408的结深度j
bc
大于或深于fd区域406的结深度j
fd
。在实施例中，缓冲氧化物层410在半导体基板402的前表面412上，并且在硬掩模416和半导体基板402的前表面412之间。
65.沟槽414通过各向同性干法蚀刻(例如，等离子体蚀刻)工艺图案化和蚀刻穿过硬掩模416和光致抗蚀剂(pr)418并进入半导体基板402的前表面412中。在实施例中，各向同性干法蚀刻参数取决于半导体基板402的材料并且包括压力、气体成分(例如，氧气o2、氟气、sf6、cf4、chf3、c4f8)、气体生成或注入方法、以及发生器功率。当从沟槽414去除材料时，蚀刻工艺在沟槽414的侧壁和底部留下硅(si)悬空键。沟槽414在半导体基板402中与光电二极管404和掩埋沟道注入物408相邻地形成。在实施例中，沟槽414与掩埋的沟道注入物408接触。在所示实施例中，沟槽414具有大于掩埋的沟道注入物408相对于半导体基板402的前表面412的结深度j
bc
的沟槽深度。在一些实施例中，沟槽414与掩埋的沟道注入物408的掺杂区域相交。
66.在实施例中，沟槽414被蚀刻成具有近似120-150nm的宽度w
t
。虽然在图4和5中示出了延伸到半导体基板402中的特定沟槽剖面，但这不是限制性的并且沟槽414可以具有特定图像传感器所需的各种侧壁形状、角度和深度。在蚀刻之后，可以对沟槽414进行表面处
理工艺以去除一些si缺陷并降低沟槽表面处的湿度，例如siconi
tm
和氢烘烤。siconi是一种软干化学蚀刻工艺(例如，等离子体)，它可以通过将待蚀刻的区域暴露于蚀刻剂(诸如h2、hf3和nh3)来选择性地去除氧化的硅表面缺陷。氢烘烤是用于去除硅界面上存在的氧化物的后续表面清洁工艺。这些工艺平滑沟槽414的被蚀刻的沟槽表面并改善暗电流。
67.如图5中所示，层420在沟槽414的侧面和底部上外延生长。在实施例中，层420是用硼(b)原位掺杂的硅(si)，但是可以使用具有第一导电类型的各种掺杂剂。在实施例中，选择外延生长工艺的参数(诸如时间的长度、生长速率和温度)以使沟槽414内部的底部和侧面上的基板材料生长到宽度we，使得we近似为5-30nm。外延是在基板(例如，半导体基板402)上形成具有与基板(例如，半导体基板402)的晶体结构对准的晶体结构的新层的过程，这与导致随机晶体朝向的其他技术相反。在实施例中，使用例如bh3(硼烷)和sih4(硅烷)的气相外延生长工艺在近似700至750℃的温度下执行。虽然给出了代表性示例，但可以使用任何合适的外延生长工艺。在一些实施例中，外延生长层420由与半导体基板402相同的材料和相同的晶格结构形成。在一些实施例中，外延生长层420是单晶硅材料层。
68.图6是实施例中具有竖直转移栅极的像素600的截面视图。图7是实施例中在剖切平面和由线7-7指示的方向截取的图6的局部平面截面视图。图6和7在下面的描述中最好一起查看。共用的附图标记指示图4和5的共用元件。
69.图6示出了具有半导体基板402的像素600，半导体基板具有第一导电类型，例如p型。图6中所示的半导体基板402是在去除图4和5的光致抗蚀剂418、硬掩模416和缓冲氧化物层410之后的半成品基板。通过注入具有与第一导电类型相反的第二导电类型(例如，n型)的各种浓度的杂质，在半导体基板402中形成光电二极管404、fd区域406和掩埋的沟道408。在实施例中，光电二极管102、fd区域104和掩埋的沟道106也可以注入有不同类型的杂质，诸如硼。沟槽414被蚀刻到半导体基板402的前表面中并且层420在沟槽414的侧壁和底部上外延生长，如上面关于图4和5所讨论的。在实施例中，层420是具有第一导电类型的掺杂剂的掺杂浓度近似为1e16-1e18cm-3
的掺杂的半导体材料，类似于半导体基板402的第一导电类型但具有比半导体基板402更大的掺杂剂浓度。在实施例中，层420具有大于掩埋的沟道注入物408的掺杂剂浓度，其中掩埋的沟道注入物408可以具有近似1e16-1e18cm-3
的掺杂剂浓度。层420的宽度we近似为5-30nm。在一些实施例中，层420的原位掺杂浓度是基于掩埋的沟道注入物408的掺杂剂浓度来配置的。虽然在附图中示出了层420的特定剖面，但这仅用于说明的目的。例如，沟槽414的底部上的层420的厚度可以大于其在沟槽414的侧壁上的宽度。
70.栅氧化物层436沉积在半导体基板402的前表面412上以及沟槽414中的层420的侧壁和底部上，例如在沟槽414的侧壁和底部上的生长层420之后。半导体基板402中的掩埋的沟道注入物408的掺杂部分与栅氧化层436被生长层420分开。因此，与像素200相比，所示实施例中的掩埋的沟道注入物408与氧化硅界面隔开，并且进一步降低暗电流噪声。
71.多晶硅或类似材料沉积在半导体基板402的前表面412和沟槽414中以形成转移栅极424。转移栅极424包括在半导体基板402的前表面上的平面栅极422和一个或多个竖直转移栅极426。平面栅极422可以具有类似于图1的平面栅极108的形状。在实施例中，可以在半导体基板402的前表面412上围绕平面栅极422的侧壁形成转移栅极间隔件438。在一些实施例中，转移栅极间隔件438在栅氧化物层436上形成在平面栅极422的侧壁上。转移栅极间隔
件保护转移栅极424的侧壁并将栅极与转移栅极424的源极和漏极区域分开。转移栅极间隔件438可以由诸如氧化硅或氮化硅之类的电介质形成并且在单个或多个介电层中形成。转移栅极424可以包括一个竖直转移栅极426或多个竖直转移栅极426，如图7中所示。
72.与图1的竖直转移栅极110、112类似，像素600的两个竖直转移栅极426在图7中示出。平面栅极422和光电二极管404以轮廓示出以供参考。光电二极管404表示如本文所讨论的光电二极管区段404a和404b。掩埋的沟道注入物408在光电二极管404和fd区域406(未示出)之间沿着第一像素轴线428延伸。第二像素轴线430垂直于第一像素轴线428。
73.在实施例中，掩埋的沟道注入物408在第一和第二竖直转移栅极426之间形成。第一和第二竖直转移栅极426从平面栅极422延伸并且在垂直于第一像素轴线428和第二像素轴线430的竖直方向平面中与掩埋的沟道注入物408相交。掩埋的沟道注入物408具有在沿着第一像素轴线428的在第一和第二竖直转移栅极426之间的位置处并平行于第二像素轴线430的第一宽度w1。掩埋的沟道注入物408具有在沿着第一像素轴线428的其他位置处的第二宽度w2，使得w2》w1。第一宽度w1在层420的内边缘432之间延伸，以便层420的宽度we在掩埋的沟道注入物408和竖直转移栅极426之间提供缓冲。
74.如上面所解释的，层420和半导体基板402具有第一导电类型(例如，p型)，而掩埋的沟道注入物408具有与第一导电类型相反的第二导电类型(例如，n型)。层420移动或移位掩埋的沟道注入物408与vtg 426的栅氧化物层436之间的界面边界，减少了与氧化硅界面上的缺陷相关联的暗电流。另外，由于层420在vtg 426的沟槽中外延生长，因此层402与掩埋的沟道注入物408之间的反掺杂效应降低，在层402和掩埋的沟道注入物408之间提供了更加宽松的设计窗口。例如，可以增加vtg 426中具有第一导电类型的层402的掺杂浓度以满足钝化需要而不降级光晕性能。
75.层420还减小vtg 426沿着第一像素轴线428的有效栅极长度434。减小的栅极长度利用短沟道效应来诱导泄漏并改善光晕。短沟道效应发生在mosfet(金属氧化物半导体场效应晶体管)中，其中沟道长度与晶体管的源极和漏极结的耗尽层宽度相当。短沟道效应使得由光电二极管404生成的电子更容易超过光电二极管404的全阱容量，例如，当转移栅极424关闭时多余电子移动通过掩埋的沟道408而不是相邻像素，从而改善像素的光晕性能。
76.图8是图示实施例中用于制造具有竖直转移栅极的像素的方法800的流程图。方法800包括步骤806和808。在实施例中，方法800还包括步骤802、804、810-816中的至少一个。在一些实施例中，方法800包括步骤820-828。
77.步骤802包括在具有第一导电类型(例如，p型掺杂剂)的半导体基板中注入杂质。在步骤802的示例中，将具有与第一导电类型相反的第二导电类型的杂质(例如，诸如砷、磷的n型掺杂剂)注入到半导体基板402中以通过利用各种注入能量进行注入来形成用于图像传感器中的像素的光电二极管404。
78.步骤804包括在半导体基板中注入杂质以形成掩埋的沟道注入物。在步骤804的示例中，作为光电二极管404的具有第二导电类型的杂质被注入到半导体基板402中以通过利用各种注入能量进行注入来形成用于图像传感器中的像素400的掩埋的沟道注入物408。在一些实施例中，掩埋的沟道注入物408的掺杂剂浓度近似为1e16-18cm-3
。
79.步骤806包括在半导体基板中图案化和蚀刻一个或多个沟槽。在步骤806的示例中，从半导体基板402的前表面蚀刻一个或多个沟槽414至w
t
的宽度。在实施例中，w
t
大于图
像传感器的竖直转移栅极的预期临界维度(cd)。蚀刻更宽的沟槽允许图像传感器被设计用于更小的vtg结构，因为由于处理限制(例如，光刻限制)，蚀刻小的vtg沟槽cd会具有更粗糙的侧壁表面，从而导致更高的暗电流和白色像素问题。这使得最小化光晕和最小化暗电流的设计折衷变得甚至更加困难。
80.为了说明本文描述的原理，将描述步骤806的子步骤820-828，但是，可以使用其他工艺来图案化和蚀刻沟槽414。在步骤820中，缓冲氧化物层410完全地(blankly)沉积在基板表面412上。在步骤822中，硬掩模416沉积在缓冲氧化物层410上。在步骤824中，光致抗蚀剂418沉积在硬掩模416上，然后用沟槽414的位置图案化。在步骤826中，蚀刻半导体基板402以形成沟槽414。在步骤828中，去除光致抗蚀剂418、硬掩模416和缓冲氧化物层410。
81.步骤808包括在一个或多个沟槽中外延生长掺杂的半导体层。在步骤808的示例中，层420在一个或多个沟槽414中原位掺杂外延生长，并且层420原位掺杂具有第一导电类型的杂质。层420的掺杂剂浓度近似为1e16
–
1e18cm-3
。在实施例中，选择外延生长工艺的参数(诸如时间的长度、生长速率和温度)以使沟槽414内部的底部和侧面上的基板材料生长到宽度we，使得we近似为5-30nm。外延是一种在基板上形成新层的工艺，新层的晶体结构与基板的晶体结构对准，这与导致随机晶体朝向的其他技术相反。在实施例中，使用例如bh3(硼烷)和sih4(硅烷)的气相外延生长工艺在近似500-650℃的温度下执行。虽然给出了代表性示例，但可以使用任何合适的外延生长工艺。
82.步骤810包括例如通过沉积工艺或热氧化工艺在沟槽中的层上形成栅氧化物层。在步骤810的示例中，栅氧化物层436沉积在半导体基板402的前表面412上以及沟槽414的侧壁和底部上的层420上。
83.步骤812包括在半导体基板上的栅氧化物层436上和一个或多个沟槽中沉积栅电极层以形成具有竖直转移栅极结构的转移栅极。在步骤812的示例中，栅电极层是形成转移栅极424的多晶硅材料，转移栅极424包括平面栅极422和竖直转移栅极(vtg)426。
84.步骤814包括在转移栅极的侧壁上形成转移栅极间隔件。在步骤814的示例中，通过在基板402的表面上沉积电介质然后蚀刻以在平面栅极422的侧壁上形成转移栅极间隔件438来形成转移栅极间隔件438。
85.步骤816包括在半导体基板中注入杂质以形成与掩埋的沟道注入物相邻的浮动扩散区域。在步骤816的示例中，具有第二导电类型的浮动扩散区域406在半导体基板402中形成。在实施例中，浮动扩散区域406通过掩埋的沟道注入物408耦合到光电二极管404，以在像素的积分时段期间关断转移栅极时接收来自光电二极管404的多余电子。
86.特征的组合
87.上面描述的特征以及下面要求保护的那些特征可以在不脱离本发明范围的情况下以各种方式组合。以下列举的示例说明了一些可能的、非限制性的组合：
88.(a1)一种图像传感器的像素，包括具有前表面和与前表面相对的后表面的半导体基板；半导体基板中的光电二极管；浮动扩散(fd)区域，浮动扩散(fd)区域形成在半导体基板中并沿着平行于前表面的第一像素轴线与光电二极管分开；以及转移栅极，转移栅极形成在半导体基板的前表面中以将光电二极管耦合到fd区域，转移栅极包括在半导体基板的前表面上的平面栅极；第一竖直转移栅极，第一竖直转移栅极从平面栅极延伸到半导体基板中一定深度并且沿着第一像素轴线位于光电二极管和fd区域之间，第一竖直转移栅极还
包括第一沟槽；以及在第一沟槽的侧面和底部外延生长的掺杂的半导体材料层；其中半导体基板和外延生长的掺杂的半导体材料层包括第一导电类型，并且光电二极管和fd区域包括与第一导电类型相反的第二导电类型。
89.(a2)在像素(a1)中，转移栅极还包括第二竖直转移栅极，该第二竖直转移栅极包括与第一沟槽相邻的第二沟槽，该第二沟槽具有在其中外延生长的掺杂的半导体材料层，第一和第二沟槽沿着垂直于第一像素轴线的第二像素轴线位于垂直于前表面的平面中；栅氧化物层，位于第一和第二沟槽中的掺杂的半导体材料层上和半导体基板的前表面上；以及第一和第二沟槽中和栅氧化物层上的栅电极层，形成第一和第二竖直转移栅极并且在第一和第二沟槽上方沿着第二像素轴线在前表面上形成平面栅极。
90.(a3)在像素(a1)或(a2)中，在半导体基板中并在光电二极管和fd区域之间形成第二导电类型的掩埋的沟道注入物，其中第一和第二竖直转移栅极与掩埋的沟道注入物相邻。
91.(a4)在像素(a3)中，掩埋的沟道注入物沿着第二像素轴线在第一和第二竖直转移栅极之间形成并将光电二极管耦合到fd区域。
92.(a5)在像素(a4)中，掩埋的沟道具有在沿着第一像素轴线的在第一和第二竖直转移栅极之间的位置处的第一宽度w1并且具有在沿着第一像素轴线的其他位置处的第二宽度w2，使得w2》w1。
93.(a6)在像素(a1)-(a5)中的任何一个中，掺杂的半导体材料层的宽度在5和30nm之间。
94.(a7)在像素(a1)-(a6)中的任何一个中，掺杂的半导体材料层的掺杂浓度在10
16
和10
18
cm-3
之间。
95.(a8)在像素(a2)-(a7)中的任何一个中，第一和第二沟槽的宽度包括沿着第一像素轴线的在120和150nm之间的宽度。
96.(b1)一种图像传感器，包括具有前表面和与前表面相对的后表面的半导体基板；形成在半导体基板中的多个光电二极管；形成在半导体基板中并与多个光电二极管相邻的浮动扩散(fd)区域，浮动扩散区域沿着平行于前表面的相应第一像素轴线与每个光电二极管分开；多个转移栅极，与多个光电二极管对应，形成在半导体基板的前表面中，以将每个相应的光电二极管耦合到fd区域，每个转移栅极沿着平行于前表面并垂直于对应光电二极管的第一像素轴线的相应第二像素轴线形成，每个转移栅极包括位于半导体基板的前表面上的平面栅极；第一竖直转移栅极，第一竖直转移栅极从平面栅极延伸到半导体基板中一定深度并且沿着第一像素轴线位于光电二极管和fd区域之间，第一竖直转移栅极还包括第一沟槽；以及在第一沟槽的侧面和底部外延生长的掺杂的半导体材料层；其中半导体基板和掺杂的半导体材料层包括第一导电类型，并且光电二极管和fd区域中的每一个包括与第一导电类型相反的第二导电类型。
97.(b2)在图像传感器(b1)中，多个转移栅极中的每一个还包括与第一沟槽相邻的第二沟槽，该第二沟槽具有在其中外延生长的掺杂的半导体材料层，第一和第二沟槽沿着垂直于第一像素轴线的第二像素轴线位于垂直于前表面的平面中，转移栅极还包括在第一和第二沟槽中的掺杂的半导体材料层上以及在半导体基板的前表面上的栅氧化物层；以及第一和第二沟槽中和栅氧化物层上的栅电极层，形成第一和第二竖直转移栅极并且在第一和
第二沟槽上方沿着第二像素轴线在前表面上形成平面栅极。
98.(b3)在图像传感器(b2)中，第二导电类型的多个掩埋的沟道注入物在半导体基板中形成并且将多个光电二极管耦合到fd区域，其中多个转移栅极中的第一和第二竖直转移栅极与每个相应的掩埋的沟道注入物相邻。
99.(b4)在图像传感器(b3)中，多个掩埋的沟道注入物中的每一个包括在沿着第一像素轴线的在相应第一和第二沟槽之间的位置处的第一宽度w1，并且包括在沿着第一像素轴线的其他位置处的第二宽度w2，使得w2》w1。
100.(b5)在图像传感器(b3)或(b4)中的任何一个中，多个掩埋的沟道注入物中的杂质的浓度大于半导体基板中的杂质的浓度并且小于浮动扩散区域的杂质的浓度。
101.(b6)在图像传感器(b1)-(b5)中的任何一个中，与fd区域相邻的四个光电二极管，其中第一和第三光电二极管的第一像素轴线对准，并且第二和第四光电二极管的第一像素轴线对准。
102.(c1)一种在半导体基板中形成至少竖直转移栅极的方法，半导体基板具有第一导电类型并包括沿着第一像素轴线的光电二极管和浮动扩散(fd)区域，该光电二极管和fd区域具有第二导电类型，该方法包括将第一沟槽蚀刻到半导体基板的前表面中，第一沟槽沿着第二像素轴线位于垂直于前表面的平面中并且沿着第一像素轴线位于光电二极管和fd区域之间；在第一沟槽的侧面和底部上外延生长掺杂的半导体材料层，限定竖直转移栅极沿着第一像素轴线的栅极长度，掺杂的半导体材料层具有第一导电类型。
103.(c2)在(c1)的方法中，外延生长掺杂的半导体材料层是在近似500-650℃的温度下执行的。
104.(c3)在(c1)或(c2)的方法中，外延生长掺杂的半导体材料层包括将该层生长到近似5-30nm的宽度we。
105.(c4)在(c1)-(c3)的方法中的任何一个中，蚀刻一个或多个沟槽还包括将沟槽蚀刻到沿着第一像素轴线的近似120-150nm的宽度。
106.(c5)在(c1)-(c4)的方法中的任何一个中，将第二沟槽蚀刻到半导体基板的前表面中，其中在第一沟槽的蚀刻期间第二沟槽与第一沟槽相邻，第一和第二沟槽沿着垂直于第一像素轴线的第二像素轴线位于垂直于前表面的平面中；在第二沟槽的侧面和底部上外延生长掺杂的半导体材料层；在第一和第二沟槽中的掺杂的半导体材料层上和半导体基板的前表面上沉积栅氧化物层；以及在第一和第二沟槽中和栅氧化物层上沉积栅电极层，从而形成第一和第二竖直转移栅极并且在第一和第二沟槽上方沿着第二像素轴线在前表面上形成平面栅极。
107.(c6)在(c5)的方法中，在蚀刻第一沟槽和第二沟槽之前，将第二导电类型的杂质注入到半导体基板中以沿着第一像素轴线在光电二极管和浮动扩散区域之间形成掩埋的沟道注入物。
108.在不脱离本发明的范围的情况下，可以在以上方法和系统中进行改变。因此应当注意的是，以上描述中包含或附图中所示的内容应当被解释为说明性的，而不是限制性的。在本文中，并且除非另外指出，否则：(a)形容词“示例性的”表示作为示例、实例或说明，以及(b)短语“在实施例中”等同于短语“在某些实施例中”，并且并不是指所有实施例。以下权利要求书旨在覆盖本文描述的所有一般和具体特征，以及本方法和系统的范围的所有陈
述，就语言而言，可以认为其介于两者之间。