一种半导体封装结构及其制备方法与流程

本公开涉及三维制程，尤其涉及一种半导体封装结构及其制备方法。

背景技术：

1、hbm存储器(high bandwidth memory)是一种基于3d堆栈工艺的高性能dram内存，与传统内存技术相比，hbm存储器具有更高带宽、更多i/o数量、更低功耗、更小尺寸，可应用于高性能计算、超级计算机、大型数据中心、人工智能/深度学习、云计算等领域。

2、hbm存储器技术主要是基于对处理器计算规模需求发展而来，在早期时候，人们对计算机数据处理要求不高，处理器架构模型层数较少，计算规模较小，算力也较低；后随着ai等技术的发展，对处理器要求越来越高，模型加深对算力需求相应增加，导致了带宽瓶颈，即i/o问题，此时通过增大片内缓存、优化调度模型来增加数据复用率等方式解决；但后期随着ai等技术普及，用户量增多，云端ai处理需求多用户、高吞吐、低延迟、高密度部署，计算单元剧增使i/o瓶颈愈加严重，此时，片上hbm存储器出现使ai/深度学习完全放到片上成为可能，集成度提升的同时，使带宽不再受制于芯片引脚的互联数量，从而在一定程度上解决了带宽和计算能力瓶颈。

3、但是随着hbm存储器的集成度要求增高，芯片堆叠层数越来越多，技术难点也越来越多。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体封装结构及其制备方法。

2、根据本公开实施例的第一方面，提供了一种半导体封装结构，包括：

3、第一基板；

4、第一半导体芯片，与所述第一基板通过第一导电凸块连接；

5、多个第二半导体芯片堆叠结构，沿第一方向并列排布于所述第一半导体芯片上；所述第二半导体芯片堆叠结构包括多个沿第一方向依次堆叠的第二半导体芯片；所述第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块；相邻两个所述第二半导体芯片堆叠结构通过所述第二导电凸块连接；其中，所述第一方向为平行于所述第一基板的平面的方向；

6、第二基板，所述第二基板内的信号线与沿第一方向的最外侧的所述第二半导体芯片堆叠结构上的第二导电凸块连接；沿垂直于所述第一基板的平面的方向，所述第二基板靠近所述第一基板的一侧形成有第三导电凸块，所述第二基板与所述第一基板通过所述第三导电凸块连接。

7、在一些实施例中，所述第一半导体芯片包括逻辑芯片，所述第二半导体芯片堆叠结构包括dram芯片。

8、在一些实施例中，还包括：

9、粘附膜，位于所述第一半导体芯片与所述第二半导体芯片堆叠结构之间。

10、在一些实施例中，所述粘附膜包括固晶胶膜。

11、在一些实施例中，所述粘附膜包括第一粘附膜和位于所述第一粘附膜上的第二粘附膜，所述第二粘附膜的弹性模量大于所述第一粘附膜的弹性模量。

12、在一些实施例中，所述第一半导体芯片与所述第二半导体芯片堆叠结构之间通过无线进行通讯。

13、在一些实施例中，所述第一基板内形成有凹槽，所述第一半导体芯片位于所述凹槽内。

14、在一些实施例中，所述第一半导体芯片位于所述第一基板上，所述第一导电凸块位于所述第一半导体芯片和所述第一基板之间。

15、在一些实施例中，还包括：

16、多个硅通孔，所述硅通孔沿第一方向贯穿所述第二半导体芯片；

17、多个第四导电凸块，位于相邻两个所述第二半导体芯片之间，且与所述硅通孔对应连接。

18、在一些实施例中，所述信号线包括接地线和电源线，所述第二导电凸块包括第一子导电凸块和第二子导电凸块；

19、所述接地线与所述第一子导电凸块电连接，所述电源线与所述第二子导电凸块电连接。

20、在一些实施例中，相邻两个第二子导电凸块之间至少间隔一个第一子导电凸块，所述第一子导电凸块包围所述第二子导电凸块。

21、在一些实施例中，还包括：

22、填充层，位于所述第二半导体芯片堆叠结构与所述第二基板之间，和/或，相邻两个所述第二半导体芯片堆叠结构之间，和/或，第一半导体芯片和第二基板与第一基板之间。

23、在一些实施例中，所述填充层的材料包括环氧树脂。

24、根据本公开实施例的第一方面，提供了一种如上述实施例中任一项所述的半导体封装结构的制备方法，包括：

25、形成多个第二半导体芯片堆叠结构，所述第二半导体芯片堆叠结构包括多个依次堆叠的第二半导体芯片；在所述第二半导体芯片堆叠结构的沿堆叠方向的一侧形成多个第二导电凸块；相邻两个所述第二半导体芯片堆叠结构之间通过第二导电凸块连接；

26、形成第一半导体芯片，在所述第一半导体芯片的一侧表面形成第一导电凸块；

27、将多个所述第二半导体芯片堆叠结构旋转90度，并将所述第二半导体芯片堆叠结构的垂直于所述堆叠方向的表面与所述第一半导体芯片的远离所述第一导电凸块的一侧表面连接；

28、提供第二基板；所述第二基板内的信号线与沿堆叠方向的最外侧的所述第二半导体芯片堆叠结构上的第二导电凸块连接；沿垂直于所述第一半导体芯片的平面的方向，所述第二基板靠近所述第一半导体芯片的一侧形成有第三导电凸块；

29、提供第一基板；将所述第一半导体芯片通过第一导电凸块与所述第一基板连接，以及将所述第二基板通过第三导电凸块与所述第一基板连接。

30、在一些实施例中，所述形成第二半导体芯片堆叠结构，包括：

31、将多个所述第二半导体芯片通过混合键合进行连接，形成第二半导体芯片堆叠体；

32、将所述第二半导体芯片堆叠体进行切割，形成多个第二半导体芯片堆叠结构。

33、在一些实施例中，所述提供第二基板，包括：

34、对所述第二基板进行切割，使所述第二基板形成有第三导电凸块的表面与所述第二半导体芯片堆叠结构的靠近所述第一半导体芯片的表面齐平，且暴露出所述信号线。

35、在一些实施例中，在所述第一基板内形成凹槽；

36、将所述第一半导体芯片放置于所述凹槽内。

37、本公开实施例中，将相邻两个第二半导体芯片堆叠结构通过第二导电凸块连接，在增大了芯片的容量密度的同时，又减少了硅通孔(tsv)的使用，从而降低了混合键合的工艺难度。并且第二半导体芯片堆叠结构中的多个第二半导体芯片并列垂直堆叠(v-stack)在第一半导体芯片上，如此，第一半导体芯片与第二半导体芯片之间可以通过无线方式进行通讯，可以有效解决多个第二半导体芯片依次平行堆叠(p-stack)在第一半导体芯片上时，随着第二半导体芯片的堆叠层数的增多给通讯带来的困难。同时，第一基板通过有线的方式为第一半导体芯片和第二半导体芯片堆叠结构供电，并同时和第一半导体芯片之间进行信号交换，具有高可靠性。

技术特征：

1.一种半导体封装结构，其特征在于，包括：

2.根据权利要求1所述的半导体封装结构，其特征在于：

3.根据权利要求1所述的半导体封装结构，其特征在于，还包括：

4.根据权利要求3所述的半导体封装结构，其特征在于，

5.根据权利要求1所述的半导体封装结构，其特征在于，

6.根据权利要求1所述的半导体封装结构，其特征在于，

7.根据权利要求1所述的半导体封装结构，其特征在于，

8.根据权利要求1所述的半导体封装结构，其特征在于，还包括：

9.根据权利要求1所述的半导体封装结构，其特征在于，

10.根据权利要求9所述的半导体封装结构，其特征在于，

11.根据权利要求1所述的半导体封装结构，其特征在于，还包括：

12.根据权利要求11所述的半导体封装结构，其特征在于，

13.一种如权利要求1-12中任一项所述的半导体封装结构的制备方法，其特征在于，包括：

14.根据权利要求13所述的方法，其特征在于，

15.根据权利要求13所述的方法，其特征在于，

16.根据权利要求13所述的方法，其特征在于，

技术总结
本公开实施例公开了一种半导体封装结构及其制备方法，其中，半导体封装结构包括：第一基板；第一半导体芯片，与第一基板通过第一导电凸块连接；多个第二半导体芯片堆叠结构，沿第一方向并列排布于第一半导体芯片上；第二半导体芯片堆叠结构在沿第一方向的一侧形成有多个第二导电凸块；相邻两个第二半导体芯片堆叠结构通过第二导电凸块连接；其中，第一方向为平行于第一基板的平面的方向；第二基板，第二基板内的信号线与沿第一方向的最外侧的第二半导体芯片堆叠结构上的第二导电凸块连接；沿垂直于第一基板的平面的方向，第二基板靠近第一基板的一侧形成有第三导电凸块，第二基板与第一基板通过第三导电凸块连接。

技术研发人员：庄凌艺,吕开敏
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/3/5